本版专家: gaochy1126
收藏本版 |订阅

今日: 0|主题: 7825|帖子: 43894

请教一个关于状态机描述语法的问题
2007-9-8 08:57 1 2503
modelsim,什么毛病?
2007-9-8 05:39 2 2578
急需一个单脉冲代码!
2007-9-7 22:00 3 2627
杭州 xilinx 研讨会 9。12 下午 黄龙饭店
2007-9-7 11:07 1 2594
如何描述一个信号的上升沿?
2007-9-6 14:23 3 3203
求救!急!!!大家帮帮忙哦!谢谢
2007-9-5 08:31 1 2695
ALTERA的CPLD应用问题请教
2007-9-4 21:07 5 3978
我想让程序在启动后先判断一个条件然后执行后面的大家帮
2007-9-4 13:28 0 1929
请教单片机FPGA通信时单片机XDATA使用问题
2007-9-4 10:24 2 2477
esd测试
2007-9-4 08:58 0 2080
急需一个FIFO!
2007-9-3 23:03 0 2238
封装求助
2007-9-3 14:13 0 1976
ABC source.
2007-9-3 13:04 2 2610
请问modelsim的使用
2007-9-3 10:31 2 2231
大家帮忙看下这个程序里的CNT2变量是干什么用的
2007-9-3 10:28 2 2776
请问在quartus II中如何定义一个开漏极输出管脚。
2007-9-3 07:55 1 3387
有很重要问题,多谢回答!! 急
2007-9-2 17:49 2 2603
我问一个VHDL的问题大家过来看一下 谢了
2007-9-2 13:49 11 2458
青越锋使用反馈,欢迎口水!
2007-9-2 11:02 2 2406
OP37的PSPICE模型哪里去找呀???
2007-9-2 10:26 3 2561
如此帧数据,怎么才能找出,我都想了3天,哪位看看
2007-9-2 09:43 1 2365
xilinx的9500xl系列和altera的m7000比,哪个划的来一些 ?
2007-9-2 09:21 3 2561
ISE使用过程中的显示问题
2007-9-2 08:27 3 2516
能否实现?
2007-9-1 15:32 0 2518
哪位大侠帮忙FFT啊。急救啊
2007-9-1 13:52 5 3393
有没有成都地区IC工程师的群
2007-8-31 18:04 2 2584
谁能告诉我MAX7128里的GCLR和OE引脚到底有什么用???谢谢
2007-8-30 22:24 2 7168
求助:在CPLD中如何实现方波占空比的调整
2007-8-30 22:23 3 3656
我一开始也以为是环境变量的问题 我按**方法说道饿又弄
2007-8-30 22:19 5 6009
大家帮个忙帮我看小这个小键盘和扫描程序我有点看不懂。
2007-8-29 23:56 3 2734
关于延时问题(VHDL)
2007-8-29 21:47 6 3117
谁会用VHDL编单脉冲发生器啊?
2007-8-28 22:57 0 3066
谁会mealy机的原理图绘制?给个思路!
2007-8-28 22:52 3 2551
问高手个问题,关于clock setup
2007-8-28 10:46 2 2733
PS021-超低功耗,超高精度电容测量单芯片
2007-8-28 10:38 0 4090
VHDL的敏感信号默认的电平触发
2007-8-28 09:09 4 3441
hi,我用verilog写的程序可否编译成一个库,让
2007-8-27 18:04 2 2921
QuartursII调用ROM警告:大侠帮忙
2007-8-27 08:53 2 2544
verilog HDL ,太离谱了
2007-8-26 20:11 0 2470
谁用过DE-NANO这个板子?
2007-8-25 20:06 0 2281
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部