EDA 技术

今日: 0|主题: 7709|帖子: 42939 收藏 (43)

1 ... 172 173 174 175176177 178 179 ... 193 / 193 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


关于状态机状态跳转异常的问题信号 FIFO fxwang 2007-7-22 02:42 5 6019
自动售饮料机 verilog 代码 dfx9230 2007-7-21 22:53 2 2766
这是我写的FIR滤波器代码,总觉得不对代码 fir滤波器 ST jimmyhua 2007-7-21 16:59 3 4138
没有时钟可不可以直接把信号送给VHDL? HDL VHDL 信号 gudeng614 2007-7-20 08:29 0 2150
Multisim 10中为什么没有LM231的模型？ multisim 模型 lm monitor 2007-7-20 00:00 0 2809
产品开发，寻硬件开发商硬件硬件开发 jackyouhu 2007-7-19 16:30 4 2859
请问modelsim中ROM初始化数据如何导入? modelsim ROM ADM fineamy 2007-7-19 16:27 0 4111
ram初始化代码吕萌 2007-7-19 09:20 0 2398
EMC/ESD EMC ATM soso 2007-7-18 22:00 0 2272
pspice场效应管模型如何修改场效应管模型 PSPICE eddy010 2007-7-18 18:07 1 2803
如何删除自加的元件元件 Multi multisim fgw1009 2007-7-18 17:14 0 1994
怎样用VHDL实现一个双向245的功能？？ VHDL 信号控制 navywhj 2007-7-18 11:38 4 3298
有用过Proteus的老师帮忙解答一下． Proteus 元件引脚 gaohq 2007-7-18 11:37 1 2302
寻找兼职IC 版图工程师工程师 ic rc apsim 2007-7-17 19:21 2 3445
VHDL怎样使用xilinx的库呢？ VHDL XILINX TE navywhj 2007-7-17 17:03 0 2414
菜鸟向大家请教一个VHDL问题 VHDL AN ic sdnd2000 2007-7-17 11:33 10 3009
请高手来指点下此运放电路；电路运放 HittyDong 2007-7-17 09:32 1 2225
关于cpld做分频器的问题分频器电平 YEQINGCHI 2007-7-17 09:07 0 2724
没有最好,只有更好,满足要求就行,关键看币 altera FPGA ddddddd 2007-7-16 23:04* 5 2515
Verilog 在编译时报错，请大侠指点。 verilog 编译 COM 金狐狸 2007-7-16 12:34 2 3064
转发：IC layout布局经验总结 layout ic ce judy9228 2007-7-16 11:16 2 3453
询问一个版图布局的问题，如何减少总线耗费的面积？总线 se ST tonywu 2007-7-16 10:19 0 2051
询问一个版图布局的问题，如何减少总线耗费的面积？总线 se ST tonywu 2007-7-16 10:18 0 2243
那里有quartus ii可以下载啊 UART hyhjjg 2007-7-15 10:49 1 2078
VHDL编译成功，但做试验有问题，请大侠知道 VHDL 编译 TE xubanghui 2007-7-15 09:39 6 3004
altera Cyclone II 下载配置问题 altera cyclone 信号 yingww 2007-7-14 20:07 3 4216
求教CPLD运用的问题，信号抗干扰星空之子 2007-7-14 20:05 2 2370
VHDL程序问题，如何简化？ VHDL程序 TE se xubanghui 2007-7-14 20:00 5 3365
看看这张图有什么问题？ TE Blaster zhx0919 2007-7-14 17:35 3 2475
请大家推荐一款FPGA FPGA 总线 pga设计 staretoile 2007-7-14 16:29 7 3076
大虾，帮忙推荐一款四路10位AD芯片。 AD芯片模拟 altera angel0007 2007-7-14 16:25 1 2508
请教一个quartus ii运用的问题 IO simul 1213ab168 2007-7-13 10:32 2 2342
请教高手！电阻电压 ximaohao 2007-7-13 10:30 1 2436
VHDL编译报错，请高手指点错误。 VHDL 编译 TE xubanghui 2007-7-12 13:03 4 3756
请问谁有XILINX ISE 软件？ XILINX 软件 se flybear101 2007-7-11 23:37 2 2408
用saa7111采出来的图象有黄色一块块 saa7111 p.eak 2007-7-11 17:03 0 2388
给自己一个学习的机会---周立功Actel FPGA研讨会火热报名中. Actel 研讨会周立功 zlg_actel 2007-7-11 16:11 0 2240
关于PADSlogic中新建封装时管脚排序问题 PADSlogic 管脚 shuochen 2007-7-11 15:03 0 3455
招聘：上海LATTICE FAE lattice altera 新加坡 flowfly 2007-7-11 14:31 4 3542
PADS logic中CAE封装的制作 pads shuochen 2007-7-11 13:32 0 3594