FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14373|帖子: 104883

1 ... 127 128 129 130131132 133 134 ... 360 / 360 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


FPGA时序时序 FPGA 时钟 xjsxjtu 2014-9-26 17:23 12 3100
关于memory数据类型的时序收敛时序收敛 memory 数据类型 side8666 2014-9-24 22:02 2 1337
[FPGA] UT_4412BV02评估板配10.1寸电容屏现只售1500 电容屏评估板接口 MaJoan 2014-9-24 15:48 0 1278
[CPLD] 友坚恒天三星UT-Exynos4412四核开发板 UT-Exynos4412 三星四核 MaJoan 2014-9-24 15:47 0 1474
[modelsim] 友坚恒天三星UT2416BV02开发板配7寸电阻屏现只售530 电阻屏开发板三星 MaJoan 2014-9-24 15:46 0 1355
求翻译。。求帮助 ST ic hanke998 2014-9-23 17:49 0 1036
stm32 能否隔着CPLD读取SRAM? STM32 zq6220c 2014-9-23 17:27 14 3145
[FPGA] 欢迎参加X-fest2014研讨会！研讨会 ST TE jameswangchip 2014-9-23 14:26 1 1691
xilinx XILINX zhongxon 2014-9-23 14:07 1 1023
[FPGA] FPGA 外部复位引脚不接会怎样？ FPGA 引脚 ST cuianbin 2014-9-21 23:11 5 2661
sdram存储速度问题 SDRAM ios ip zxl1988 2014-9-20 23:47 6 1337
tri mode mac 是什么意思？ mac ip ip核 jlgcumt 2014-9-20 22:09 3 1955
VHDL怎么存储数据？？ VHDL SIGNAL verilog jlgcumt 2014-9-20 22:08 5 1447
EPM7128S IO Banks问题 IO AN cio aaa123123aaa 2014-9-20 21:30 0 1154
[CPLD] 关于双功能引脚问题引脚 I/O 书鬼007 2014-9-20 13:23 1 1163
请教两个关于LVDS的问题 LVDS cyclone 总线 chinaitboy 2014-9-19 23:16 1 1291
[verilog] 请教双向端口顶层与底层连接的逻辑设计逻辑设计双向端口 os 502593045 2014-9-18 23:14 2 1455
[verilog] 在读写ddr2的时候，DQS信号怎么用，可不可以不用 DDR 信号读写天河系的星星 2014-9-18 23:03 4 2820
用FPGA做FFT，是否一定需要高数基础才行。 fft FPGA PGA wajtmusic 2014-9-18 16:48 6 2543
spi flash双速率读取求解 flash pi 飞翔de蜗牛 2014-9-17 22:29 0 984
[FPGA] dsp的flash上电不加载 DSP flash spartan hjz07091982 2014-9-17 22:18 0 1209
[Quartus] quartus 13.1字符串快速输入字符串布川酷子 2014-9-17 14:33 1 1468
再发一帖求助，50分求助，还是这个蛋疼的JTAG接口，Altera的 altera JTAG接口短路 wjddyj 2014-9-17 14:30 5 2436
[FPGA] FPGA和TMS320C6455之间的通信 FPGA 通信 tms320c6455 DGpengge 2014-9-17 13:47 1 1145
timequest 中set input delay ,set output delay,怎么设置 se Input Output side8666 2014-9-17 13:41 0 1824
[FPGA] 最近找工作，比较迷茫，求指点 FPGA PGA 图像处理 aikimi7 2014-9-17 12:18 8 1865
成功解决FPGA设计时序问题的三大要点时序 FPGA设计时钟 LMQQ 2014-9-16 22:36 14 2484
[FPGA] 《自己动手写CPU》下载指令 ip leon1984 2014-9-15 19:53 1 1226
[FPGA] fifo设计 FIFO FPGA PGA hkl_02 2014-9-13 10:32 0 835
[verilog] 基于FPGA的示波器图文显示系统的设计方案示波器 FPGA 显示系统 lzmm 2014-9-12 11:46 4 2818
[verilog] 我与赛灵思的2012+菜鸟也分享赛灵思 ST ic gygp 2014-9-12 11:44 18 3513
[verilog] 基于FPGA实现的可复用通信接口设计通信接口接口设计 FPGA实现 kkzz 2014-9-12 11:43 4 3031
[verilog] 自定义ram问题 FPGA contro sen19890606 2014-9-12 11:24 5 4185
[FPGA] 如何修正时序约束中slack为负的问题 AC ck 时序 3008202060 2014-9-11 21:41 3 2515
赛灵思领域专用目标设计平台背景介绍赛灵思 FPGA PGA xjsxjtu 2014-9-11 17:43 1 1414
Proteus 与单片机实时动态仿真 Proteus 单片机实时动态仿真星星之火红 2014-9-11 16:53 14 10870
设计技巧：基于赛灵思Spartan-3A DSP的安全视频分析 DSP spartan-3a 赛灵思 xjsxjtu 2014-9-11 16:52 3 1892
iccavr 和avr studio安装调试总结调试 Studio 飞鹰嵌入式 2014-9-11 16:51 1 3381
基于EDK的FPGA算法开发总结 FPGA pc 硬件星星之火红 2014-9-11 15:45 3 2892
[verilog] 帮忙看看，新手 AD npu Input xmuhwei 2014-9-10 17:57 2 1258

1 ... 127 128 129 130131132 133 134 ... 360 / 360 页下一页

今日: 0|主题: 14373|帖子: 104883

快速发帖