FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14237|帖子: 104450 收藏 (180)

1 ... 123 124 125 126127128 129 130 ... 356 / 356 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[VHDL] Quartus Ⅱ VHDL 仿真问题 VHDL 仿真蔚蓝柳叶 2014-10-14 16:46 6 1794
[verilog] 当周期信号上升沿来时，如何用时钟对其进行计数信号时钟 POS xaorry 2014-10-11 23:42 6 1577
有谁搞过AFDX吗？ AFDX jlgcumt 2014-10-9 19:37 2 1018
如何在Modelsim仿真中显示状态机名称仿真 modelsim ifpga 2014-10-9 19:31 8 3144
chipscope数据导入matlab ChipScope matlab 信号 LongChip 2014-10-8 19:59 13 4965
FPBA模拟输出编码器信号模拟输出信号编码器 CY0904030105 2014-10-8 18:15 5 1396
[FPGA] Spartan6 DDR控制器calib_done无法拉高 spartan6 ddr控制器信号 596863302 2014-10-8 12:19 2 1580
[modelsim] chipscope抓取信号 ChipScope 信号千山万水js 2014-10-8 11:18 4 3695
[FPGA] Spartan 6 一个bank上的DDR硬核和其他IO口可以同时使用吗？ DDR spartan IO beandy 2014-10-8 09:11 1 1085
如何使用inout引脚的输入输出 inout 引脚输入输出 a2582006460 2014-10-7 20:47 1 1532
[FPGA] 请教FIR滤波器的问题 fir滤波器 hz pga设计 implusive 2014-10-6 12:01 7 1665
[FPGA] 需要几个5输入LUT组成一个6输入LUT，画出示意图 LUT 示意图笔试 bitshiyan 2014-10-2 10:34 4 2693
[FPGA] 我用DSP C5509A的GPIO口接入ov7670摄像头，需要用到SIOC和SIOD吗？摄像头 DSP GPIO Solemnysw 2014-10-2 10:25 3 2077
[CPLD] 采样后的数据抖动一个采样时钟周期时钟 hz kHz xaorry 2014-9-30 16:37 3 1271
FPGA内核1.2v电压问题 FPGA 电压内核 lichenjiee 2014-9-30 10:23 10 6821
CPLD的用作按键的输入口损坏，是静电造成的吗电路电路板 guozhiyong 2014-9-29 16:59 1 1148
VHDL程序的仿真测试文件仿真测试 VHDL程序编写 CY0904030105 2014-9-29 13:06 5 1318
求ADI TS201和FPGA通信参考设计 ADI FPGA 通信星星之火红 2014-9-28 18:54 19 3316
[Quartus] SPARTAN6 FPGA的SPI模式下载遇到麻烦，请大家指点 FPGA spartan6 SPI模式执着的蚂蚁 2014-9-28 17:45 10 2551
[FPGA] 基于MicroBlaze软核的液晶驱动程序设计液晶驱动驱动程序 MICROBLAZE 星星之火红 2014-9-28 16:24 3 1676
[FPGA] PCB板材选取与高频PCB制板工艺要求 PCB板材 PCB制板高频PCB yixuan898 2014-9-28 16:01 1 841
MicroBlaze性能详解 MICROBLAZE 指令星星之火红 2014-9-28 11:29 1 1694
[FPGA] 学哪家的FPGA比较好 FPGA altera LTE wangch_sh 2014-9-26 21:18 13 1910
FPGA时序时序 FPGA 时钟 xjsxjtu 2014-9-26 17:23 12 2780
关于memory数据类型的时序收敛时序收敛 memory 数据类型 side8666 2014-9-24 22:02 2 1163
[FPGA] UT_4412BV02评估板配10.1寸电容屏现只售1500 电容屏评估板接口 MaJoan 2014-9-24 15:48 0 1140
[CPLD] 友坚恒天三星UT-Exynos4412四核开发板 UT-Exynos4412 三星四核 MaJoan 2014-9-24 15:47 0 1272
[modelsim] 友坚恒天三星UT2416BV02开发板配7寸电阻屏现只售530 电阻屏开发板三星 MaJoan 2014-9-24 15:46 0 1165
求翻译。。求帮助 ST ic hanke998 2014-9-23 17:49 0 932
stm32 能否隔着CPLD读取SRAM? STM32 zq6220c 2014-9-23 17:27 14 2842
[FPGA] 欢迎参加X-fest2014研讨会！研讨会 ST TE jameswangchip 2014-9-23 14:26 1 1426
xilinx XILINX zhongxon 2014-9-23 14:07 1 900
[FPGA] FPGA 外部复位引脚不接会怎样？ FPGA 引脚 ST cuianbin 2014-9-21 23:11 5 2411
sdram存储速度问题 SDRAM ios ip zxl1988 2014-9-20 23:47 6 1162
tri mode mac 是什么意思？ mac ip ip核 jlgcumt 2014-9-20 22:09 3 1760
VHDL怎么存储数据？？ VHDL SIGNAL verilog jlgcumt 2014-9-20 22:08 5 1247
EPM7128S IO Banks问题 IO AN cio aaa123123aaa 2014-9-20 21:30 0 1019
[CPLD] 关于双功能引脚问题引脚 I/O 书鬼007 2014-9-20 13:23 1 983
请教两个关于LVDS的问题 LVDS cyclone 总线 chinaitboy 2014-9-19 23:16 1 1119
[verilog] 请教双向端口顶层与底层连接的逻辑设计逻辑设计双向端口 os 502593045 2014-9-18 23:14 2 1298