收藏本版 |订阅

今日: 0|主题: 14387|帖子: 104919

[verilog] please use verilog to implement the programmable _nT_pulse function
2013-10-9 09:51 0 1944
FPGA平台架构用于复杂嵌入式系统
2013-10-8 23:21 18 2475
[FPGA] 问一个有关RapidIO地址映射的问题
2013-10-8 23:11 2 1779
xilinx rapidIO IP example_design工程translate总是出错
2013-10-8 23:08 11 3690
赛灵思针对无线通讯的详细解决方案
2013-10-8 23:06 4 2342
请问谁有Actel 的老版下载线flashpro lite转让?
2013-10-8 23:06 4 2959
[FPGA] RapidIO群,请加
2013-10-8 22:57 3 1334
基于Virtex5的Gbps无线通信基站设计
2013-10-8 11:02 5 2137
利用串行RapidIO连接功能增强DSP协处理能力
2013-10-8 10:46 3 3156
请版主或高手推荐一款FPGA。
2013-10-6 17:15 5 1877
[FPGA] FPGA和FT245之间的传输速率是多少
2013-10-5 23:36 0 1793
今天刚刚开始学FPGA,有些问题问一下大家。
2013-10-5 22:23 11 8425
DDR2的锁相环与网表
2013-10-5 16:39 3 1630
[FPGA] FPGA的ROM疑问
2013-10-5 10:28 1 1681
ISE 错误
2013-10-5 09:24 10 6504
xilinx spartan6 MCB读写DDR2的仿真问题
2013-10-4 10:24 10 5640
[FPGA] fpga 硬件设计
2013-10-2 17:41 2 1563
门控时钟 attach_img  ...2
2013-10-1 17:53 34 9725
一种多芯片串行收发器纠偏方法 digest agree
2013-9-30 13:53 8 3660
spartan6 MCB仿真求助 attach_img
2013-9-30 11:08 9 2684
[CPLD] TMS320VC5409A的时序问题,谢谢了 attach_img
2013-9-30 09:02 5 1682
Modelsim ROM ip 仿真 原创哦 digest agree
2013-9-29 23:10 4 4692
[matlab] Xilinx DCM原理及其设计 attachment agree  ...23
2013-9-28 19:17 45 10798
顶层模块干嘛了? attach_img
2013-9-28 15:21 14 8189
想问一下怎样用modelsim仿真quartusii中的原理图文件??
2013-9-28 15:19 1 1357
MAX II中的UFM数据可以直接输出吗?
2013-9-27 23:52 1 3080
quartusii不能选器件 attach_img
2013-9-27 23:23 2 2397
[FPGA] 工程中状态机突然全部跳转到默认状态
2013-9-27 22:56 9 2516
can't open project--Quartus II attach_img
2013-9-27 22:19 4 3127
[FPGA] 为什么广播电视SDI解析音频信号的时钟要从视频时钟分频得出
2013-9-27 16:16 6 1899
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部