今日: 4|主题: 14232|帖子: 104427 收藏 (179)
Quartus II可不可以读出CPLD里的检查和(checksum)
2010-6-10 10:41 0 3453
熟悉MAX3000系列CPLD的请进
2011-11-11 20:02 14 5277
简单问题求助
2010-6-3 14:50 8 2511
ise请教
2010-6-1 19:31 5 4397
散50分,只为请教一个问题,,  ...23
2011-11-15 12:35 49 8033
请教高手,学精FPGA都需要那些方面的知识?  ...2
2010-12-26 14:35 25 6911
modelsim6.2怎么打开变量窗口?
2010-7-17 08:28 2 2923
问一个Verilog 程序的问题,实现数据总线
2010-5-29 20:52 3 3565
请问网上有卖EPM240转7128S的PCB吗?
2010-5-27 08:57 2 2891
CPLD输入驱动问题
2010-6-1 19:10 1 2259
CPLD输入干扰问题
2010-6-1 15:32 4 4847
嵌套状态机请教
2010-5-27 09:53 9 4092
NiosII编程中遇到的问题
2010-5-25 00:07 4 4106
请问有没有高人用FPGA做过线性插值运算?
2010-5-20 19:02 1 3346
图中的pad是什么意思(很弱智的问题)? attach_img
2010-7-31 08:13 12 11516
quartus中的锁相环和Verilog的链接问题 attach_img
2010-5-13 19:20 2 5321
请教各位高人quartus软件的波形仿真问题?
2010-5-12 09:40 5 3601
初学modelsim 6.0 se遇到的一个问题,急求解决 attach_img
2010-5-6 10:30 0 2588
新手求教--关于FPGA与单片机通信的问题
2010-5-9 19:00 2 2821
一个关于xilinx的microblaze的下载问题
2010-5-13 17:27 4 3155
关于FPGA特殊引脚CRC_ERROR 在QII中如何设置为普通IO口?
2010-5-6 12:39 2 4913
疑问
2010-5-22 20:57 8 3096
fpga的配置芯片可以读出来么?
2010-7-25 09:40 12 4972
nios avalon总线的DMA波形的疑惑
2010-5-10 09:25 1 4096
Xilinx ISE编译错误警告分析
2010-4-28 20:59 1 3507
问下,编译时候出的这个错误如何解决?
2010-4-28 09:45 3 3648
做PS2发现的奇怪问题,求解答
2010-4-26 12:40 0 2621
求助:基于FPGA的矩阵键盘程序
2010-5-22 20:54 8 3730
FPGA中为何多用异步复位?
2016-3-4 22:27 18 4274
设计一个秒表引发的问题
2010-4-23 14:26 2 2556
按键扫描有问题,帮忙求解一下----很简短的小程序
2010-4-23 09:31 2 2576
有人用过altium做VHDL的波形仿真吗?
2010-4-27 16:12 2 3682
想用VHDL写个正弦输出信号
2010-6-29 19:49 14 3787
Altera Cyclone的timing mode
2012-11-24 20:47 3 2620
请教版主一个问题
2010-5-1 14:00 9 3325
VHDL求助!!!!
2010-4-19 09:56 4 2932
盛群杯
2010-5-8 10:33 3 2384
QuartusII如何把设计导出为verilog HDL源文件
2010-4-17 13:39 3 3693
CPLD Warning: LATCH primitive "y$latch" is permanently enabled
2010-4-16 17:46 0 4488
如何分配FPGA各个管脚的网络功能
2010-4-16 11:50 6 3426
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则