本版专家: gaochy1126
今日: 0|主题: 7696|帖子: 42846 收藏 (43)
pspice的问题
2007-11-20 19:34 0 1913
开发类高手进!
2007-11-20 17:54 14 2962
请问前辈们大家都用什么FPGA开发工具?
2007-11-20 16:17 2 2401
Chip Operation Specialist (北京)
2007-11-20 15:35 0 1991
10个19位数据比较,找出最大值,怎么做比较好?
2007-11-20 11:42 3 2315
关于异步装载的移位寄存器
2007-11-19 23:50 3 2638
CPLD 的正交信号解码
2007-11-19 19:55 6 2223
我使用EPM1270,并口JTAG下载,加电下载时
2007-11-19 17:15 6 4274
有对1602LCD程序熟悉的吗
2007-11-19 16:31 1 1907
PCI转并口卡是否支持下载线
2007-11-18 23:49 6 2923
状态机问题
2007-11-18 18:07 1 2039
求助 介绍一电光转换 光纤 光电转换设计器件??
2007-11-18 17:28 3 2804
quartus2里出现Ca't access JTAG chain是什么原因?
2007-11-17 13:17 5 7458
我想请教一个简单的逻辑电路问题 勿笑我
2007-11-16 20:10 4 2330
fpga控制dds的问题
2007-11-15 21:44 0 2236
fpga控制dds的问题
2007-11-15 21:44 0 2152
请问EP2C5Q208的第108脚为什么不能分配为总线IO
2007-11-15 19:15 3 3348
10MHz的方波通过EPF10K10,为什么没有输出信号?
2007-11-14 23:26 2 2183
请问那位高手知道双MOSFET管,上面的Marking是333V
2007-11-14 21:10 0 2287
在仿真中遇到的问题
2007-11-13 20:35 7 2694
请求THHB2传感器的资料参数
2007-11-13 12:40 0 1722
想参考峰值保持电路设计。
2007-11-13 10:24 2 2782
一个比较奇怪的问题,关于下载
2007-11-12 19:17 4 1986
Cadence Encounter 7.1 最新技术研讨会(07.11.16)
2007-11-12 16:32 0 2171
EDA工具是怎么运作的
2007-11-11 18:38 0 1620
正在做SOPC相关视频教程,大家给点意见。
2007-11-11 17:32 0 1969
PLD求助!!!!
2007-11-10 22:49 0 2022
PLD求助!!!!
2007-11-10 22:49 0 1980
请问设计PLD做约束应该怎么做
2007-11-10 20:57 0 1618
帮忙!!!!!!!!!!
2007-11-10 15:58 1 2027
CPLD中的时钟怎们声明才不会有警告
2007-11-10 09:57 1 1860
关于VHDL中,第二个进程使用第一个进程中变量问题?求教
2007-11-10 09:40 4 5989
请大家帮我认认IC芯片
2007-11-9 23:52 7 3104
vhdl: 变量change没有初始化,这段代码能实现计数功能吗?
2007-11-9 20:55 2 2836
我要做一个2008倒计时牌
2007-11-9 20:41 5 2312
有什么工具可以对JED文件进行反汇编吗?
2007-11-9 15:05 9 7975
大量职位,请大家细看
2007-11-9 10:39 0 1937
咨询一下Arria GX开发套件?
2007-11-8 11:11 2 2046
cadence6.0不认低版本电路
2007-11-8 09:10 2 2285
为什么EPC2的OE端不是高电平?
2007-11-7 17:06 0 2041
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则