今日: 1|主题: 14259|帖子: 104542 收藏 (180)
textio可以随机读取数据吗?
2012-8-6 22:34 1 1585
textio可以随机读取吗?
2012-8-7 16:46 5 1836
双时钟状态机的设计问题
2012-8-18 21:54 2 1819
[matlab] 新手求助,vhd文件打不开
2012-8-7 23:16 7 3561
那位的公司有些小活,要找帮手的说声!
2012-8-4 17:17 1 1312
[求助]spartan-6的reset可以随意指定管脚么?
2012-8-13 22:25 5 4781
达拉斯芯片的**?
2012-8-4 17:16 6 3542
求教,ise中出现的错误
2013-5-8 21:20 4 1896
新手求教Serdes的Deterministic Latency模式 pattern信号与0xBC对不齐
2012-7-30 17:07 0 1615
FLEX10K配置问题 attach_img
2012-7-30 15:27 0 2255
赛灵思下载器
2012-12-5 23:39 8 2778
[CPLD] 求教FIFO问题
2012-7-28 12:28 3 2086
有关实现的问题
2012-7-27 10:17 2 1717
MAX II中的UFM数据可以直接输出吗?
2013-9-27 23:52 1 2903
[CPLD] fpga下载相关
2012-7-25 23:38 4 1850
求助:FPGA能配置为其提供时钟的芯片么?
2012-7-27 08:48 7 3186
FPGA控制单元谈谈
2012-7-20 16:18 0 1827
[matlab] ISE12.3 PlanAhead运行不了
2012-7-20 09:40 3 2497
如何实现一个上升沿下降沿都触发的电路
2012-7-24 20:09 10 8980
怎么好找到IC 的封装尺寸
2012-8-24 17:00 8 2179
简单计数时序求助
2012-7-19 19:10 5 1787
网络通讯
2012-9-19 09:00 5 2075
如何用verilog语言实现localbus总线时序
2012-7-15 17:33 2 5621
[CPLD] 新手上路,请多关照
2012-7-12 17:57 0 1964
[CPLD] 新手上路,请多关照
2012-7-12 17:57 0 1706
[CPLD] 新手上路,请多关照
2013-5-7 22:39 7 2309
【求助】这个程序怎么改?? attach_img
2012-7-16 22:31 6 2097
好奇怪,我用ISE写代码,一保存就不见了
2012-8-24 15:33 12 2492
请教关于97提升小波逆变换的硬件实现问题 attachment
2012-8-22 19:09 2 1866
[VHDL] virtex5 并行FLASH配置
2012-7-18 14:43 4 2249
ACTEL FPGA 混合仿真求助
2015-5-11 18:05 7 3274
关于clock gating的问题 attach_img
2012-7-4 14:10 8 7783
xilinx_IP_FFT中的phase精度如何设置? attach_img
2012-7-3 15:32 3 4637
呃 安装了一个ISE13.1 问题来了(发牢骚) attachment  ...23
2012-8-3 07:47 50 6557
关于信号延迟问题
2012-6-28 16:47 0 1853
[VHDL] 如何进行xilinxFPGA的后仿真 attachment
2012-12-29 23:42 17 5308
最近准备学习FPGA,大家帮忙推荐一些书吧
2012-6-29 23:06 11 2430
黑金开发板转让(原价660,现价330哈)  ...2
2012-9-28 23:01 30 5837
[Quartus] 如何把XC6SLX9-2CSG324C里面prom的资料读出来??
2012-6-21 16:29 9 3250
大侠救命, 仿真结果和预期完全不一样。
2012-6-18 11:51 1 1687
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则