收藏本版 |订阅

今日: 1|主题: 14373|帖子: 104881

这边**写的不错,适合verilog初学者
2010-10-22 08:55 3 3126
请问对于约翰逊计数器中按键问题!!
2010-10-21 14:41 1 2373
庆祝赛灵思落户21IC
2010-10-20 16:32 13 3933
大家一起来
2010-10-20 16:22 0 2263
选择VHDL还是verilog HDL?
2010-10-20 12:35 16 4861
问个问题
2010-10-20 11:14 6 2608
讨论一下ispLEVER在开发lattice的cpld时端口赋值问题。
2010-10-20 10:32 0 3173
关于活动的楼层变动,有效贴,无效贴的通告(奖品情况) attach_img  ...2345
2010-10-20 10:29 92 11726
建议此次盖楼重新开始
2010-10-20 08:21 13 3150
666楼成功攻占!! attach_img  ...2
2010-10-20 08:19 34 6199
[matlab] 四种常用FPGA/CPLD设计思想与技巧(2)
2010-10-20 08:16 13 3809
关于用软件Libero8.3编程的疑惑
2010-10-19 16:14 0 2213
FPGA与上位机通信
2010-10-19 15:42 17 4676
为了庆祝21IC FPGA/CPLD开坛,上传自己的一点资料 attachment
2010-10-19 13:18 11 3980
**时的NIC 问题
2010-10-18 22:07 0 2852
FPGA芯片坏掉
2010-10-18 19:26 7 4122
请教FPGA电压问题
2010-10-17 18:35 6 3480
总是不能够正确赋值,请高手帮忙
2010-10-17 00:44 9 3524
熟悉板子,怎么熟悉
2010-10-16 13:37 2 2761
fpga一定要配置芯片吗?
2010-10-16 13:11 5 4078
版主进来解释下,抢楼怎么一百多贴被删了 attach_img
2010-10-16 12:39 7 3311
。。。。FPGA CPLD attachment
2010-10-16 09:46 0 1913
赛灵思ISE12.3 发布—引入 AMBA 4 AXI4 IP 核
2010-10-16 09:26 1 3231
低延时实时 H.264/AVC-I IP 核压缩解决方案
2010-10-16 09:21 2 3498
FPGA验证简介(转载)
2010-10-15 23:39 3 3658
时序约束问题
2010-10-15 15:18 3 2805
FPGA的时钟问题 attachment
2010-10-15 14:53 13 4500
CPLD实现ISA总线的问题
2010-10-15 09:45 5 4093
vhdl 中怎么建立自己的库文件
2010-10-15 09:41 2 3809
什么是嵌入式操作系统
2010-10-15 06:39 1 2475
连续烧了两个USB—BLASTER,有什么建议么?
2010-10-15 01:02 4 2765
CPLD初学者请教几个问题
2010-10-15 00:38 1 2641
quartus仿真与Modelsim的区别?
2010-10-14 22:56 0 3875
[matlab] xilinx网站上找不到MXE的下载地址了!
2010-10-14 22:22 8 2901
XC95288XL芯片
2010-10-14 21:06 1 2524
[matlab] [转贴] VHDL与Verilog DHL
2010-10-14 18:15 19 4858
我的666楼就这样没了?
2010-10-14 13:37 10 2655
会计的显卡
2010-10-14 11:06 0 2494
[知识] soc与sopc有什么联系和有什么区别?
2010-10-14 09:42 2 3367
关于IP核
2010-10-14 00:08 3 2797
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部