今日: 2|主题: 14232|帖子: 104428 收藏 (179)
赛灵思KC705和VC707评估套件功能演示及参考设计视频
2012-11-28 21:13 1 1729
两片Spartan-6之间连接可以用GTP吗?
2012-12-5 23:46 7 2728
spartan-6的PLL性能?
2012-12-5 23:43 19 2690
[modelsim] chipscope抓取信号
2014-10-8 11:18 4 3685
谁有http://git.xilinx.com/这个上面的linux内核文件
2012-11-29 12:59 10 3433
快速实现基于FPGA的脉动FIR滤波器
2012-11-28 21:12 5 1680
FPGA有什么作用  ...2
2012-12-9 21:41 24 5965
关于for loop循环
2012-11-28 16:35 10 1875
怎么用16位的数据线写一个32位的数?  ...2
2012-12-20 14:48 24 3841
11.30研讨会-在Zynq™-7000上用C代码实现协处理加速器主题管理
2012-11-27 09:50 0 1771
赛灵思28nm创新加速FPGA应用
2012-11-26 20:11 3 1396
20nm的价值: 继续领先一代
2013-1-14 21:26 7 1685
FPGA的PCI-E X4 ROOT连接X1设备的带宽问题
2012-11-30 12:02 6 2867
verilog的问题 attachment
2012-11-27 18:04 8 1580
[Quartus] 求助spartan 6 OSERDES模块问题 attach_img
2012-11-28 15:42 4 2609
自己写的分频程序,贴出来!
2012-11-29 20:23 13 2112
我写了个采样的程序,但消耗资源过大,大伙帮忙看看
2012-12-10 21:42 7 1723
6层板分层问题
2012-11-28 08:18 11 4331
上下拉阻值
2012-12-14 18:40 12 2364
IXE13.2 怎么进行时序仿真
2012-11-25 14:11 2 1740
赛灵思宣布收购AUTOESL 发挥可编程平台优势
2012-11-29 07:56 6 1491
基于Spartan-6的消费数字电视目标设计平台
2012-11-23 20:56 1 1549
SPI变频
2012-11-26 10:03 4 1956
如何用generate for例化多个相同模块
2020-7-16 08:34 6 6753
FPGA内嵌LCD控制器的疑问!
2012-11-26 12:51 3 2069
莱迪思推出DIAMOND 2.0软件
2012-11-22 20:53 1 1943
赛灵思推出符合PCI- E 3.0标准的集成模块
2012-11-22 20:51 2 1386
莱迪思推出中文的Power 2 You印刷版和网络版
2012-11-22 20:51 2 1791
FPGA迈入新阶段 Altera 20nm混合系统的三大创新
2012-11-23 12:07 4 1416
基于FPGA的逆变控制系统的研究
2012-11-22 20:54 4 1955
赛灵思Zynq-7000 All Programmable SoC加速可信系统开发
2012-11-22 08:13 2 1519
[matlab] 【求助】跑不完的P&R,郁闷
2012-11-22 20:45 4 1786
如何把普通管脚约束到全局时钟网络上去? attach_img
2012-11-21 21:04 1 1907
请教一个VHDL仿真的问题
2012-11-21 21:02 1 1496
[Quartus] 求助DDR2 时序仿真问题 attach_img
2012-11-28 18:18 8 3500
Xilinx 汤立人:华为采用ASIC替代FPGA是误读
2012-11-22 20:53 3 2062
采用FPGA提高广播应用的集成度 agree
2013-12-20 09:43 5 1637
怎么用ise9.1i自动调用modelsim6.0进行vhdl仿真 attach_img
2012-12-16 16:29 10 2149
SPANTAN3CS200A想输入125M,DCM输出166M,用于读写SDRAM attach_img
2012-11-24 17:27 9 2107
关于往配置芯片里写其它数据(有人做过吗)
2012-11-23 10:41 11 2762
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则