今日: 0|主题: 14234|帖子: 104443 收藏 (180)
[modelsim] 关于virtex-6的加载配置flash方案问题 attachment
2016-5-31 18:07 17 5229
[verilog] 7系列FPGA产品介绍 attachment
2016-5-31 14:54 15 3105
[verilog] Verilog快速掌握 attachment
2016-5-30 23:50 4 1075
[FPGA] 请问lattice的xp2-5e的ip核模块只有乘法器,如何实现除法器? attach_img
2016-5-30 17:02 10 2458
[FPGA] Xilinx FPGA入门连载77:AD和DA联合测试 attach_img
2016-5-30 07:57 0 839
[FPGA] 谁有华升(hseda)的cycloneii和iv开发板的原理图 新人帖 attach_img
2016-5-29 22:51 2 1025
[FPGA] 带FPGA输出输入卡逆向,芯片为EP1K100FC484-1 新人帖
2016-5-29 09:20 2 855
Lattice FPGA应用问题 新人帖
2016-5-28 12:03 3 1320
[CPLD] 请问jed文件能否反编译 新人帖
2016-5-28 11:57 1 2904
[FPGA] SD卡的SD 4bit模式有木有大神做过?
2016-5-28 11:55 2 1898
[FPGA] FPGA如何把内部驱动时钟输出驱动外部芯片
2016-5-28 11:36 9 5295
[FPGA] Xilinx FPGA76:基于按键调整和数码管显示的DA输出实例 attach_img
2016-5-24 09:45 0 739
[FPGA] 特权同学倾情奉献9G海量FPGA学习资料【转】
2016-5-23 15:32 0 1262
[verilog] 谁有3*3的模块代码。
2016-5-23 09:34 0 550
vhdl报错,flip-flop
2016-5-22 19:18 1 1943
[FPGA] ADV7188 新人帖
2016-5-22 11:17 2 835
[FPGA] 基于iCamera测试mt9m034 高动态相机模块小结
2016-5-21 11:56 0 893
FPGA的JTAG口无法检测到 attach_img
2016-5-21 11:55 0 2014
使用iCamera 测试mt9d111 200w高分辨率摄像头小结
2016-5-21 11:54 0 829
[FPGA] xilinx ise 14.7 程序下载
2016-5-20 09:24 1 1596
千兆网MAC的IP的license有没有可用的哦?
2016-5-19 13:55 9 3139
quartus版本变更导致的程序无法使用解决办法 新人帖
2016-5-18 09:44 1 681
[FPGA] 求助FPGA型号 新人帖
2016-5-18 09:08 0 526
DCM输出时钟下,怎么对输出信号进行偏移约束? attachment  ...2
2016-5-17 23:28 26 6734
[FPGA] 下载程序到FLASH之后显示programming failed 请问是什么原因? 新人帖
2016-5-17 20:18 0 1238
请教,如何将microblaze添加到ise工程中。
2016-5-17 17:35 0 747
[FPGA] 明德扬FPGA知识精华大串讲
2016-5-16 16:02 2 961
分享手把手教你入门--ZYNQ视频教程
2016-5-16 13:28 2 4219
[FPGA] FPGA谁需要帮助
2016-5-16 12:01 5 908
[FPGA] DCM原语的使用问题 新人帖
2016-5-16 11:50 3 1190
Actel Libero软件的使用
2016-5-13 15:08 4 4333
[FPGA] FPGA正常操作关开机N次后,某些模块失灵
2016-5-12 15:14 0 981
[FPGA] 可用串口配置的SDRAM控制器,附实现工程、源码和仿真~~ 编辑推荐 attachment digest  ...2
2016-5-12 13:56 30 6855
[verilog] 模块的例化问题
2016-5-10 14:25 2 1626
lattice machxo2的原理图封装没有找到,哪位有呀?
2016-5-10 08:38 1 1231
[VHDL] VHDL 元件例化语句 判断 新人帖
2016-5-9 11:36 1 986
[FPGA] 关于DDR3的读写操作,看看我的错误在哪? attach_img
2016-5-8 18:20 5 5853
[FPGA] 用chipscop 观察ddr3 mig 的输出端口问题
2016-5-8 18:10 4 1992
[FPGA] DDR3的IP核中UI一侧的时序问题 新人帖
2016-5-8 17:15 6 1416
有谁用过Xilinx Virtex-6的ddr3 ip 核 agree
2016-5-8 17:12 13 4674
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则