今日: 0|主题: 14232|帖子: 104427 收藏 (179)
一个简单的VerilogHDL程序仿真波形出错,求解!
2011-8-19 23:58 5 2029
不可多得的赛灵思参考设计资料
2011-8-19 23:22 4 2673
用88E1111实现千兆以太网和SFP通信的问题
2011-8-19 21:35 6 7383
altera的DSPBuilder10.0各位有**的吗
2011-8-19 16:00 1 2008
英飞凌(infineon)MCU技术交流 QQ群 212300247
2011-8-19 12:13 3 2396
能用8个I/O脚输出16位数据么?
2011-8-19 08:36 18 3391
期待大家的加入-源代码共享  ...2
2011-8-18 17:02 27 8177
IP核怎么用
2011-8-18 15:08 0 2040
[CPLD] 求救!!为啥程序烧不进FPGA里面 attach_img  ...23
2011-8-18 12:43 46 10369
[matlab] ISE 的MAP的选项starting placer cost table有什么用 attach_img
2011-8-17 13:24 9 8647
简洁易懂FPGA设计时序约束方案
2011-8-17 13:09 0 2054
FPGA驱动LCD,求教
2011-8-16 22:04 6 2667
[FPGA] EXCD_1开发板的高速I/O扩展接口在哪可以买到 attach_img
2011-8-16 20:20 5 2965
spartan3-400a移植AC97 CORE attachment
2011-8-16 19:47 19 4266
正弦波,三角波。锯齿波的产生?
2011-8-16 19:23 5 3765
[CPLD] 关于sparten_3E实验班串口输出的问题。 attachment
2011-8-16 19:00 16 3651
Xilinx发布Spartan-6 FPGA和Virtex-6 FPGA DSP开发套件
2011-8-16 18:55 3 2050
请教!我想自己做个小项目,利用FPGA开发板!请各位指点下
2011-8-16 16:25 4 3553
关于verilog中 task编写的问题
2011-8-16 10:20 3 2627
占个座,推荐drentsi 当斑竹
2011-8-15 12:18 12 3169
DIY ProASIC3 烧写器
2011-8-15 09:54 0 2024
杭州哪个学校FPGA硕士研究生最好
2011-8-14 23:33 14 4441
verilog 顶层模块调用子模块 子模块调用子模块的疑问
2011-8-14 11:23 8 17657
sdram耗资源多还是tft驱动耗资源多?
2011-8-12 23:39 4 2419
问一下 xilinx的芯片
2011-8-12 16:43 2 1746
FPGA可能坏了
2011-8-12 16:28 10 2444
[matlab] DSP48E把一些寄存器吸收到内部对timing的影响?
2011-8-12 16:13 5 2579
怎样搞定VLYNQ?
2011-8-12 11:29 2 3828
关于Verlog TASK的问题
2011-8-12 08:52 6 2948
新手请教一点语法问题
2011-8-11 21:05 3 2548
BDTI研究认证以DSP为核心的 FPGA设计的高水平综合(HLS)流程
2011-8-11 13:09 0 1875
大家在工作中都用哪个系列的芯片?
2011-8-11 10:16 8 2335
大家有用PX1011A实现PCI-E的吗?
2011-8-11 08:54 5 2703
请推荐一款能够驱动TFT,SDRAM,NAND flash的FPGA,价格低
2011-8-10 22:56 0 1760
[matlab] 如何将自己写的VHDL/verilog模块封装成IP核?
2011-8-10 17:43 4 3588
新手ModelSim-Altera波形问题 attach_img
2011-8-10 16:34 1 2483
FPGA芯片资源利用率可以达到100%吗?
2011-8-9 18:39 9 4600
Monkey版请进 attachment  ...2
2011-8-9 18:38 22 4013
FFT-IP求助。。。
2011-8-9 14:46 0 1973
FPGA编程问题
2011-8-9 14:27 10 2429
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则