FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14232|帖子: 104427 收藏 (179)

1 ... 301 302 303 304305306 307 308 ... 356 / 356 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


请教FPGA控制MAX197 FPGA max197 控制桂电蜗牛 2011-8-26 23:07 2 2472
Verilog 编写时序遇到的问题，高手帮忙 verilog 时序编写 laozhao1984 2011-8-26 23:04 7 2540
[matlab] ISE EDK 编译的怪问题！（经过一天奋战，终于解决...） ...2 se 编译 RS avonhu 2011-8-26 21:33 31 13644
[matlab] Essential FIR filter implementation in Xilinx FPGAs FIR XILINX Implementation AutoESL 2011-8-26 15:50 2 2658
ARM的GPIO口能直接IOVCC吗？ ARM GPIO ov hys0401 2011-8-26 08:34 1 3610
FPGA设计者的必备基本功(zz) FPGA设计仿真 HDL AutoESL 2011-8-26 07:15 18 3063
FPGA双向I/O口问题 FPGA PGA I/O 桂电蜗牛 2011-8-25 21:33 4 2795
[FPGA] 红色飓风二代xilinx板的sdram使用问题 ...2 SDRAM XILINX altera yongliw 2011-8-25 17:08 22 5800
大家知道的引脚最少最简单的PLD是哪种呢？ PLD 引脚 altera catiya 2011-8-25 15:47 14 6714
关于数据对齐 channel AN ce hjjnet 2011-8-25 07:08 12 3239
SYSTEMCTM C WITH VISUAL ELITE visual SystemC elite hjjnet 2011-8-25 06:52 2 2122
The FixedTiming® Methodology Timing TI methodology hjjnet 2011-8-25 06:49 2 2192
[matlab] 关于状态机的输出管脚 mobaimo 2011-8-24 21:28 5 2461
FPGA设计人员的进阶路线(Xilinx)(zz) FPGA设计 XILINX 开发板 AutoESL 2011-8-24 17:43 2 2076
在vhdl中，请高手指点下inout端口的使用方法 ...2 HDL inout VHDL mobaimo 2011-8-24 12:30 23 7103
关于Dsp builder的问题 builder DSP HDL gaochy1126 2011-8-24 12:10 0 1586
请教买开发板的问题开发板芯片编程 08211004kun 2011-8-24 09:05 3 2588
请教各位大侠一个Tera TermPro的问题 TE memory Testing zhangqixue521 2011-8-24 08:52 4 2835
求FPGA频率计算的简便方法？ FPGA 频率计算信号叶繁终唯枯 2011-8-24 08:40 7 3340
咨询下 Lattice FPGA是不是比较便宜？ FPGA lattice spartan skyfighter 2011-8-23 16:42 2 3124
EDA-Actel FPGA技术问题讨论群:83962599 Actel FPGA技术 EDA michael.huang 2011-8-23 15:55 2 2000
斑竹们,请问如何知道哪些系列支持Primitive：MULT18X18SIO？ MIT TI rim edacsoft 2011-8-23 12:42 6 3133
Xilinx问题求助 XILINX TE IMPACT ottomia 2011-8-22 21:30 0 3835
如何回读PROM中的数据？ ROM 加密 zhmjlqq 2011-8-22 19:00 10 2996
xilinx 系列有没有提供原理图Symbol库和PCB库？原理图 symbol XILINX clandey 2011-8-22 17:56 10 5799
XILINX ISE Design Suite 13.2 - 现已推出！ XILINX TE Design mzhang198 2011-8-22 17:51 6 4761
[matlab] microblaze中串口XUARTLITE设置，求大侠帮忙！ RTL 串口 izefei 2011-8-22 17:47 9 5565
有关IP核的使用 ip核 FPGA PGA jakfens 2011-8-22 17:35 15 2973
[matlab] logic delay 和 route delay占的比率问题 route OTA AutoESL 2011-8-22 17:31 7 3480
SPARTAN-6 的DNA_PORT的时钟最大频率只能是2MHz？？？ Spartan-6 DNA hz wahahaabc 2011-8-22 16:52 7 6969 1
赛灵思招聘：Shenzhen Senior SAE IO se 赛灵思 AutoESL 2011-8-22 16:07 5 2690
请问那位大虾有ALTERA EPM7000的中文资料啊！！ altera LTE TE qfggg 2011-8-22 14:04 7 2443
FPGA 中的 Jitter是什么意思呢？看手册没看懂。。。 FPGA jitter PGA ooljo 2011-8-22 13:20 11 4084
那位兄弟推荐一本altera cpld 入门书籍 altera acpl jakey0225 2011-8-22 10:21 4 3009
FPGA乘法器 FPGA PGA 乘法器 517650971 2011-8-21 21:51 5 2474
请教FPGA延时问题 FPGA PGA 计数器桂电蜗牛 2011-8-21 18:02 2 1878
有人知道veripool么 ip verilog verilo ma9453 2011-8-20 23:38 8 3360
[matlab] ISE11.1生成.bit文件的路径如何设置？ se 电脑 jiyiche 2011-8-20 23:19 3 3977
ispLEVER程序警告求解 isplever TI Multi long9998 2011-8-20 20:31 3 2648
在线讲座:赛灵思7系列FPGA 充分满足严格的功耗预算 FPGA 赛灵思器件 SuperX-man 2011-8-20 17:42 2 2310