今日: 1|主题: 14266|帖子: 104572 收藏 (180)
如何Dump波形文件并显示波形
2012-10-18 21:43 1 2463
[verilog] Zynq-7000 SoC平台能够给驾驶员辅助系统开发人员带来更多优势
2012-10-18 21:21 0 1927
赛灵思推出基于ARM®处理器的汽车级平台
2012-10-18 21:18 0 1558
candence文档查阅方式
2012-10-18 21:15 0 1389
VerilogHDL仿真中的宏定义方式
2012-10-18 21:12 0 1699
如何在shell脚本中调用Matlab
2012-10-18 21:12 0 1500
[matlab] EDK学习总结--XGPIO2
2012-10-18 21:08 0 1638
[matlab] EDK学习总结---XGPIO 1
2012-10-18 21:08 0 1866
光纤通信方案求助  ...2
2012-10-18 20:05 20 4432
verilog开发经验。
2012-10-18 16:57 11 2177
使用cadence和mentor的朋友请注意了!
2012-10-18 16:56 4 2471
防止FPGA设计中综合后的信号被优化
2012-10-18 16:56 3 4350
[VHDL] ddr2与virtex 5 的连接
2012-10-18 14:35 4 2420
赛灵思加速驾驶员辅助系统开发(ZT)
2012-10-18 14:07 0 1542
[matlab] 算法级综合器,就是牛X!(妈妈说,标题要长~~~~~~~~~~~~)
2012-10-18 13:06 8 2442
求ise 13.2下载地址
2012-10-17 21:24 1 4474
RTL级与行为级
2012-10-17 21:09 5 2449
ZED zynq 板子到了,启动信息如下
2012-10-17 21:08 1 1749
硬件描述语言VHDL
2012-10-17 21:08 14 2919
[verilog] 看到了一个Zynq基本系统
2012-10-17 21:00 0 2509
FPGA开发软件问题 详解
2012-10-17 20:58 4 2198
关于NETFPGA-10G敬告国内朋友
2012-10-17 20:56 0 2524
FPGA在线加载模式简介
2012-10-17 20:54 1 2103
HDMI 转换与传输
2012-10-17 20:45 2 2064
RocketIO及其在高速数据传输中的应用
2012-10-17 20:39 3 2015
[matlab] 问个资源的问题,8bit的加法需要多少LUT?
2012-10-17 17:13 18 4932
FPGA设计经验教训杂谈-2
2012-10-17 13:50 4 1872
FPGA系统设计实战经验分享-硬件篇
2012-10-17 12:59 2 2262
FPGA设计中的编程技巧
2012-10-17 12:59 2 1924
Verilog讨论组精彩内容摘录
2012-10-17 12:58 0 1481
FPGA设计经验教训杂谈
2012-10-17 12:54 0 1596
FPGA面试笔试资料
2012-10-16 22:00 3 1692
赛灵思ISE12 设计套件最新功能详解 attachment
2012-10-16 21:50 1 1591
Emacs学习(一)
2012-10-16 21:49 3 1810
在windows下配置编辑VHDL的Emacs
2012-10-16 21:48 1 2248
ISE工具和它生成的文件
2012-10-16 21:38 1 2140
今天上网求Xilinx Driver API的解
2012-10-16 21:38 1 1422
发明一个基于FPGA的机器人阿凡达
2012-10-16 21:36 1 1929
C/C++语言中extern作用范围
2012-10-16 20:59 1 2249
VHDL程序设计的基础知识
2012-10-16 20:50 0 2109
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则