FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 3|主题: 14266|帖子: 104574 收藏 (180)

1 ... 26 27 28 293031 32 33 34 ... 75 / 75 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[FPGA] 采用TEXTIO读入文件时，读不到有效数据？？？ TI TE IO 4080215127 2014-8-4 11:20 0 835
[FPGA] 项目紧急，在quartusII中如何给以分配引脚设置为输入三态引脚 Input wangjia1435 2014-8-5 10:42 4 1871
xilinx的PCIE核配置 PCIe XILINX AC 517650971 2014-8-4 11:33 2 1375
[verilog] 三段式状态机的第一段和第三段可以是不同的时钟域吗？三段式状态机时钟 ST 502593045 2014-8-4 09:25 0 1649
[FPGA] 求推荐 FPGA PGA 劳动者 2014-8-7 20:11 1 1003
[FPGA] 上位配置FPGA 多组寄存器问题 FPGA 串口 wtm_dxyb 2014-8-2 10:18 0 1151
[verilog] DDR3功能仿真初始化失败 DDR3 功能仿真信号 simonjason 2018-11-28 15:09 4 4174
[FPGA] 仿用xilinx官方曼彻斯特编码出现毛刺曼彻斯特编码 XILINX edge 502593045 2014-7-30 17:34 1 1700
quartus2 如何安装 UART QUARTUS2 CATA_LYST 2014-7-31 09:39 1 1206
[modelsim] verilog中从高电平到高阻跳变，算不算一次下降沿？ verilog 电平 ge 平常心kxy 2014-8-1 10:14 6 2330
有偿咨询、合作 FPGA PGA 变压器 yhb888 2014-7-29 15:52 3 1326
[FPGA] FPGA工程师，算法方向，接口方向，那个更值得做啊？ FPGA PGA 工程师 lbqq2006013 2014-8-6 21:50 6 2207
从事硬件研发的困惑硬件 FPGA PGA fanwei0722 2014-8-6 21:53 5 1890
[FPGA] nios编译问题 NIOS 编译 project 一直很忙 2014-7-30 08:48 1 1103
FPGA 片间通信问题 FPGA PGA 通信 yangyang1 2014-9-2 17:59 6 1611
[verilog] 请教：actel fpga 如何 Actel FPGA 时钟 502593045 2015-5-11 19:47 4 2355
[CPLD] 有人用LATTICE的ISPLEVER吗 isplever lattice win kaka~cjf 2021-10-15 11:33 9 4907
[FPGA] 关于K7 srio的license问题 license rio ip zm81589484 2014-7-23 22:23 0 1429
[FPGA] xilinx xc3s50 烧写rom失败 XILINX ROM myvisitlaura 2014-7-23 20:29 0 1336
[CPLD] 请教一个VERILOG程序的问题 verilog程序 se Input flipchip 2014-7-29 09:37 15 2287
使用Altera parallel Flash loader IP核时的问题 altera ip核东至Friday 2014-7-23 10:53 0 3374
我脸皮厚点，谁做过FPGA控制GPS模块通讯 Verilog的 FPGA verilog 控制许世霞 2014-8-1 15:21 11 2599
KC705关于PCIE的参考设计 PCIe 参考设计 kc705 creo 2014-7-21 18:33 2 1487
[CPLD] XC9572QFP10,VCCINT接5V，VCCIO接5V, 而IO口输出高电平只有3.8V,请问是什么原因？电平 xc9572 p10 xxs65 2014-7-21 22:22 2 1648
Spartan6各bank的Vcco供电可以不同时供电吗？ spartan spartan6 供电 raul777 2014-7-19 11:30 0 1622
[FPGA] 求XC6SLX9参考原理图原理图 xc6slx9 flash 113236391 2018-8-15 15:15 5 4960
[FPGA] libero ide里器件不全是怎么回事 IDE Libero 器件 00001liufei 2015-7-4 18:09 4 1274
[FPGA] ALTLVDS_TX和ALTLVDS_RX的问题 LVDS 仿真 AC tarsus 2014-7-23 20:35 8 3797
[FPGA] FPGA在DMD(数字微镜器件)中的控制问题 FPGA 器件控制 zxw七里香 2014-7-9 21:22 0 953
【求助】开发板烧了开发板电源指示灯 litao906735503 2014-7-10 20:40 6 1201
[FPGA] Spartan 3E的HSWAP管脚的用法及意义 spartan 管脚电阻 shinekk 2014-7-7 21:52 2 1798
[verilog] 新手才学verilog，请问一下Verilog中有类似于C语言中while（某变量）；这样的语法吗 C语言 verilog While wangjia1435 2014-7-8 00:03 3 1655
千兆以太网与SRIO的桥接器千兆以太网 rio pi 365888598 2014-7-10 20:29 8 2349
[FPGA] XiLinx的FMC-LPC接口谁用过？可以提供电源吗？ LPC 供电 fm 云上华仙 2014-7-13 23:57 5 5760
[CPLD] 有能独立完成CPLD程序开发的大神吗进来 PLD 程序开发 shunli998 2014-7-4 14:53 1 1177
[FPGA] 绘图仪主控板的USB2.0升级为网口传输 USB 主控板 USB2.0 cadsz 2014-7-3 16:52 0 1040
[FPGA] [原创课程] 基于FPGA的SDRAM接口设计 ...2 FPGA SDRAM 接口设计 aishangutui 2014-9-7 16:55 20 3372
[Quartus] 简易数字频率计 verilog语言设计数字频率计 Verilog语言数码 wangb2014 2014-7-1 12:54 4 2335
[FPGA] ALTERA fifo IP读第一点延时问题请教 altera FIFO ip hys0401 2014-7-4 18:52 2 1564
FPGA数字，什么仿真工具能够用到多核CPU？ FPGA 仿真工具 alpharay 2014-7-2 19:18 3 1860