FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14259|帖子: 104542 收藏 (180)

1 ... 23 24 25 262728 29 30 31 ... 75 / 75 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


在Altium designer里画Cyclone V的原理图，其原理图库和封装库， Altium cyclone designer bantaoti 2016-6-4 15:51 1 3549
[FPGA] FPGA入门：表面现象揭秘——逻辑关系 FPGA 电路信号 rousong1989 2016-6-6 16:52 2 1290
支持Virtex_II器件的最高ISE是哪个版本？ virtex 器件 vi wolfskin 2015-3-9 16:21 1 885
[FPGA] 大家觉得购买DE2-115是否值得？视频处理 FPGA PGA amibition0 2015-1-30 18:53 7 1415
spartan-6 MCB写入和读出不一致 Spartan-6 DDR 调试 AnHongliang 2015-1-29 10:00 4 1206
FPGA入门：0和1——精彩世界由此开始 FPGA 模拟相机 rousong1989 2016-6-6 16:28 1 1230
[modelsim] 如何使用modelsim打开一个已有工程 modelsim 编译 se zlping 2015-1-18 16:22 0 1479
[FPGA] altera的altgx与rapidio区别是啥？ altera RapidIO FPGA habc987 2015-1-17 11:10 0 2181
[FPGA] cyclone_lcell cyclone ce altera zhk_llm 2015-1-15 23:47 0 1240
关于bank电压及IO管脚速率问题 AN 电压管脚 495274608 2015-1-14 21:25 0 1505
[FPGA] quartus调用MODELSIM modelsim TI happyjing 2015-1-13 16:20 0 1580
[FPGA] ModelSim-Altera 10.3c仿真问题 altera modelsim 仿真约瑟 2015-5-8 23:47 1 1979
[CPLD] EPM570T144 最大功耗多大？ EPM570 bear1 2015-1-15 14:06 7 3599
在SignalTap中,为啥总显示Invalid JTAG configuration JTAG SignalTAP configuration lee_hwa 2015-6-9 20:08 2 11395
[verilog] 请教Verilog中case书写用法 verilog verilo se s_h_q 2017-12-17 11:19 2 2229
[Quartus] 关于Quartus在IP核方面的问题 ip核 IPC Maxwell_CZH 2018-9-23 21:25 4 2899
关于FPGA的FIFO的存储深度问题 FIFO FPGA DSP yangyang1 2015-1-7 21:11 5 3496
[FPGA] 求经验 FPGA PGA zhaoxing0810 2015-1-4 13:32 1 569
[FPGA] 大神们，DDR3控制器有相应的规范标准吗？ DDR 控制控制器 gs862906973 2015-1-19 20:15 11 1521
如何降低FPGA的输出驱动电流 FPGA 驱动电流 DDR zhulin 2014-12-30 11:15 0 967
[FPGA] 分享共赢资料 city520boy 2014-12-30 09:23 1 865
[FPGA] FPGA内部不支持3态，怎么解决多驱动问题啊？？ FPGA PGA gg_jingmeng 2014-12-24 14:15 5 1009
[FPGA] 工作6年后，fpga总结 ...2 FPGA DSP 接口转换 lichenllin 2015-6-13 18:58 21 5209
2015年1月12日至芯科技感恩大回馈 ----FPGA短期班 FPGA 时序 zxopendgh 2014-12-21 17:48 0 903
[FPGA] 2015至芯科技FPGA短期班感恩大回馈！ FPGA 时序 zxopendgh 2014-12-19 20:11 0 980
[FPGA] 赛灵思微信：每月有礼活动赛灵思开发板 jameswangchip 2014-12-18 14:41 1 962
[FPGA] rapidIO求助 RapidIO App TI fresh-bird 2015-9-16 18:20 2 1261
[FPGA] 求助帖新手党入门求指导信号移位计数器 sunnnnny 2014-12-13 10:44 2 817
[FPGA] 搭建NIOS II 软核时外部总线的问题 NIOS 软核总线 cow1000 2014-12-12 23:32 3 1336
[FPGA] 为何已经将其他不用引脚三态，还是警告说：有些引脚没有引脚 caozhaokun 2014-12-18 10:07 2 1118
[verilog] 求指点：case语言分支项过多如何简化 se 502593045 2014-12-12 10:10 4 1568
[FPGA] 请教 ST top PROCESS 找不到人 2014-12-11 13:58 8 847
[FPGA] 有简单的vhdl代码对于低通fir滤波器 fir滤波器 VHDL 低通 jahveh123 2014-12-9 23:38 0 1029
[VHDL] 基于xilinx6的fir低通滤波器的代码，有人可以帮我看看是否ok XILINX 代码 FIR低通滤波器 jahveh123 2014-12-11 11:36 4 1418
[FPGA] 有偿提供Xilinx器件的Orcad原理图symbol（非PCB封装） PCB封装 OrCAD 器件 spacetime1985 2014-12-20 11:44 12 3224
12月5好xilinx培训网址 XILINX Vivado vi fbiciaccc 2014-12-7 21:58 2 858
[CPLD] CPLD MAX232/SP3232 两路发送串口控制同一接收端问题请教 sp3232 串口控制 yanguanqi 2014-12-6 14:12 2 1541
stratix FPGA连接DDRII时上拉电阻问题 Stratix DDR ysdx 2015-4-14 13:10 6 1612
PLL出来的几路时钟是否需要同步？ PLL 时钟信号 shawge 2014-12-8 10:39 4 2158
[FPGA] 请大家推荐哪家FPGA开发板有FFT例程演示 fft FPGA开发板 fft算法 ansilu 2014-11-29 19:09 2 1400