FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14363|帖子: 104828

1 ... 116 117 118 119120121 122 123 ... 360 / 360 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


ISE嵌入式设计--单片机模式单片机嵌入式嵌入式设计 gaolou1991 2015-6-29 21:35 2 805
[FPGA] 新人求助schematic 综合的一点问题 schematic ST TE pszcmzcm 2015-6-29 10:57 0 916
[FPGA] FPGA实战演练逻辑篇43：同步以及时钟的设计原则 FPGA PGA 时钟 rousong1989 2015-6-29 09:16 0 858
[FPGA] 关于PAL输出显示的问题 FPGA PGA 信号 3008202060 2015-6-29 09:08 5 2506
[FPGA] 请教一个RapidIO消息传输的问题 RapidIO TE ge lz_1990 2015-6-28 20:56 1 1249
[FPGA] XC6SLX45 隔离输入时钟失锁不恢复隔离时钟 LVDS chl194 2015-6-28 13:46 0 1018
[FPGA] 新人第一帖求助数码管显示数字数码管显示 ADM DM Moustache 2015-6-27 21:46 7 1126
摄像头用9325的屏显示，各位有经验吗？摄像头屏显风魔小象 2015-6-27 21:26 3 1261
[FPGA] 请问下altera PLL仿真输出的问题 altera PLL 仿真 kdurant 2015-6-26 22:23 1 1567
[FPGA] 怎么将PCIE-DMA真正跑起来？ DMA PCIe App machairodus 2015-6-25 19:47 0 1178
[FPGA] FPGA实战演练逻辑篇41：代码风格 FPGA 代码器件 rousong1989 2015-6-25 09:24 0 643
[FPGA] ILI9325 TFT驱动问题 TFT驱动 ILI9325 CD 163hxing 2015-6-23 17:10 6 3244
基于FPGA的动态可重构系统设计与实现 FPGA 动态可重构系统系统设计 feihong777 2015-6-23 16:21 9 2468
[FPGA] FPGA实战演练逻辑篇40：代码书写规范 FPGA 代码书写规范 FPGA设计 rousong1989 2015-6-23 13:45 0 1014
[FPGA] reg型定义时候可以初始化吗？ initial TI ni liangzzzzz 2015-6-22 20:26 3 3259
[Quartus] Quaartus II 13自带的仿真无法启动仿真 FPAG 软件伏尔加的鱼 2015-6-22 18:55 2 1239
[FPGA] [交换]拿手里的十万逻辑资源Altera板子交换Xilinx板子 altera XILINX AC High哥 2015-6-19 21:26 0 1220
[Quartus] quartus ii 9.0 编译什么都出现Fatal Error: Int Divide By Zero 编译 IDE vi shu_yym 2015-6-19 14:33 1 2551
[FPGA] FPGA实战演练逻辑篇39：代码风格与书写规范 FPGA PGA 代码 rousong1989 2015-6-19 10:25 0 872
[FPGA] 一大波 Z-turn Board试用分享帖 board armcn 2015-6-18 17:06 0 1476
Xilinx Spartan6 系列的配置问题 spartan6 XILINX 电路 gaolou1991 2015-6-16 18:08 0 1124
FPGA学习饿 FPGA PGA 粉红郁金香hit 2015-6-16 12:22 2 799
[FPGA] 搜个DE2-115板子板子 gray86 2015-6-14 10:32 0 714
[FPGA] 工作6年后，fpga总结 ...2 FPGA DSP 接口转换 lichenllin 2015-6-13 18:58 21 5698
matlab图像分割算法源码 ...2 matlab 源码图像分割算法星星之火红 2015-6-12 15:30 32 8184
VERILOG里面else if语句最多能有多少个？ verilog se 时钟 ysdx 2015-6-11 16:41 6 8481
[verilog] verilog有格式化工具吗 verilog 代码 C语言 huangxz 2015-6-11 14:10 2 3310
[verilog] 48位的数比较大小如何优化代码 ST ck pingis58 2015-6-11 08:55 6 1610
关于一个状态机的小问题 state TE xiao210206 2015-6-11 00:26 5 1141
[FPGA] 基于FPGA的单边带调制解调系统 FPGA 单边带调制解调系统 he15388519045 2015-6-10 16:41 2 1257
[CPLD] Virtex4在VxWorks下的UDP千兆网通信通信千兆网 vxworks gaochy1126 2015-6-10 16:39 9 3054
VxWorks文件系统、Flash的TFFS设计与实现 flash vxworks os xjsxjtu 2015-6-10 16:35 1 2399
[FPGA] 新人求教 FPGA PGA ARM CDGT 2015-6-10 12:13 1 779
[FPGA] 高频数字信号的影响数字信号 CCD 电源 xhl1515jq 2015-6-10 09:48 2 998
[FPGA] FPGA实战演练逻辑篇32：摄像头与超声波接口概述 FPGA 接口摄像头 rousong1989 2015-6-9 20:11 1 958
[FPGA] 做了一套DES穷举系统，不知道还有没有其他的用途 des 硬件 andous 2015-6-9 20:10 2 1179
在SignalTap中,为啥总显示Invalid JTAG configuration JTAG SignalTAP configuration lee_hwa 2015-6-9 20:08 2 11734
请教 1'b1什么意思七喜七喜 2015-6-9 18:19 2 7484
[FPGA] verilog使用规范 verilog FOR 仿真 shaoyuan02 2015-6-9 10:51 3 1303
[FPGA] 米尔科技近期推出Xilinx Zynq-7010/7020开发平台-MYD-C7Z010/20开发板开发平台开发板 XILINX armcn 2015-6-8 10:29 0 1872