FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14252|帖子: 104485 收藏 (180)

1 ... 119 120 121 122123124 125 126 ... 357 / 357 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


1080p显示 FPGA PGA wolfskin 2015-1-27 08:54 1 1080
[VHDL] VHDL脉冲丢失脉冲 VHDL se cdcc0606 2015-1-26 17:03 0 1056
基于FPGA的红外家居遥控系统 FPGA 遥控系统编码 RaiseCom 2015-1-24 21:04 5 2379
数学软件四大家---Maple、MATLAB、MathCAD和Mathematica Maple matlab Mathcad 星星之火红 2015-1-23 22:17 2 2894
关于FPGA实现SPI，从机模式下检测SCK上升、下降沿的问题 ck FPGA实现 bestmjl 2015-1-22 22:35 1 1854
modelsim必会仿真教程 ...2 3 modelsim 仿真教程 kdurant 2015-1-22 14:46 46 6340
[FPGA] 为什么DE2-115的实例跑不出来？ AC LCY哈哈哈 2015-1-22 14:01 3 1113
[CPLD] cpld产生一定形式方波的问题方波 AC JasonnLee 2015-1-22 09:15 1 1250
有一批高端FPGA芯片，做些啥东西好？ FPGA芯片 XILINX 开发板 drentsi 2015-1-21 17:06 9 3154
[Quartus] 程序可以JTAG调试不能下载到Flash,跪求高手指点 ...2 3 JTAG调试 flash ROM duthongbin 2015-1-20 20:19 46 10991
怎么用cpld产生可调频率的方波信号啊 PLD 信号 genius202 2015-1-20 09:25 3 3659
[FPGA] 大神们，DDR3控制器有相应的规范标准吗？ DDR 控制控制器 gs862906973 2015-1-19 20:15 11 1512
[CPLD] CPLD使用原理图设计时，使用两个非门会被优化掉吗？原理图 FPGA U201015703 2015-1-19 18:56 0 1000
关于ISE综合一个warning的疑问，交流帖 se warning connected loveajia 2015-1-19 10:24 19 10742
[FPGA] 在用Quartus II 6.0的SOPC builder生成软核时出现如下错误。 builder 软核 LCY哈哈哈 2015-1-18 21:11 0 842
[modelsim] 如何使用modelsim打开一个已有工程 modelsim 编译 se zlping 2015-1-18 16:22 0 1442
sourceless connector ERROR问题！ CONNECTOR source DDR 274643473 2015-1-17 15:26 4 3973
[FPGA] altera的altgx与rapidio区别是啥？ altera RapidIO FPGA habc987 2015-1-17 11:10 0 2148
[FPGA] Spartan-6 GTP实现sata等协议接口 SATA Spartan-6 AnHongliang 2015-1-16 10:23 4 2323
[FPGA] cyclone_lcell cyclone ce altera zhk_llm 2015-1-15 23:47 0 1226
[CPLD] EPM570T144 最大功耗多大？ EPM570 bear1 2015-1-15 14:06 7 3568
[FPGA] 新手初学：程序下载时，线连接的问题 AC AD AN maomaohui 2015-1-15 08:41 1 631
关于bank电压及IO管脚速率问题 AN 电压管脚 495274608 2015-1-14 21:25 0 1468
[FPGA] Altera CEO新兴驱动力:大数据、IoT和无人驾驶汽车 altera IOT jameswangchip 2015-1-14 13:47 3 1060
有人驱动过TFT液晶屏吗？ TFT 液晶液晶屏 zhtoad2 2015-1-14 10:07 9 1832
altera与matlab是否有system generator做硬件协仿真？ System 硬件 matlab 水畔天蓝 2015-1-13 21:54 1 985
[FPGA] 建立时间和保持时间的值大小固定吗？器件卧薪又尝胆 2015-1-13 17:37 9 2836
[FPGA] quartus调用MODELSIM modelsim TI happyjing 2015-1-13 16:20 0 1569
[FPGA] 新手 FPGA PGA 博学的流氓 2015-1-11 14:24 8 1078
[FPGA] NEC使用Virtex-7 FPGA实现E-band频段iPASOLINK AOR无线回程系统频段 AN ip jameswangchip 2015-1-11 11:00 0 1062
[matlab] 状态机的基础全面的教程 ...2 0中国芯0 2015-1-10 22:44 26 5789
Xilinx SERDES调试方法 XILINX 调试方法 serdes GoldSunMonkey 2015-1-10 22:36 17 7344
关于FPGA的FIFO的存储深度问题 FIFO FPGA DSP yangyang1 2015-1-7 21:11 5 3473
[FPGA] Xilinx “Vivado 设计领导力” 大奖活动拉开序幕！ Vivado XILINX ST jameswangchip 2015-1-6 18:30 0 819
[FPGA] FPGA输出正玄波求教 FPGA 芯片 andiwxz 2015-1-6 11:25 3 1617
[FPGA] EP4CE6 EP4CE6 Altium pc billbillqaz 2015-1-6 11:24 4 1844
[FPGA] 求经验 FPGA PGA zhaoxing0810 2015-1-4 13:32 1 564
[FPGA] FPGA换了一个芯片逻辑跑偏了，为什么？ FPGA PGA 芯片 lighto 2015-1-4 11:17 14 2027
求助：关于这个CPLD片子的输出信号问题。输出信号电平 meepo 2015-1-4 09:22 9 2076
[verilog] ZEDBOARD 入门 board zedboard AC gaochy1126 2015-1-4 09:07 9 2532