EDA 技术

今日: 1|主题: 7696|帖子: 42847 收藏 (43)

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


51单片机不使用定时器测量超声波 51单片机超声波 lzbf 2025-4-30 09:39 3 12713
INA226的arduino的驱动代码成功使用驱动代码 mollylawrence 2025-4-30 09:38 5 13582
lora的多点通信节点 wifi 终端 abotomson 2025-4-30 09:37 5 14964
[FPGA] EP4CE6E22C8 FPGA最小系统电路原理图+PCB源文件 EP4CE6 EP4CE6E22 ce gaochy1126 2025-4-29 11:51 2 16437
[Verilog HDL] CFA科普系列01｜EDA工具装不上？可能不是你技术差，而是少了这两个命令 EDA 芯片 CFAteam 2025-4-27 10:26 0 2904
[FPGA] LogiSim 工具 GIS SIM logisim gaochy1126 2025-4-26 22:26 2 7891
[cadence] 用一套Linux系统，撑起整个芯片设计平台？CFA团队教你如何搭好EDA智算平台的技术底座芯片 EDA 芯片设计 CFAteam 2025-4-25 18:39 0 3703
[PADS] RK3168平板电脑原理图+pcb ...2 3 4 5 平板电脑 rk3168 PCB bbccnn 2025-4-25 17:14 94 60236 56
[FPGA] 简单时序逻辑电路时序时序逻辑时序逻辑电路 gaochy1126 2025-4-19 19:49 1 7883
[Verilog HDL] verilog哪本书比较好 verilo verilog 设计 gaochy1126 2025-4-18 21:17 3 10534
wifi模块在一直重启？烧录引脚环境 1988020566 2025-4-16 21:18 4 12756 1
'begin(int, int, int)' is ambiguous Wire.begin(sda, scl, 100000); SCL SDA Wire sdlls 2025-4-15 20:21 3 11917
[Verilog HDL] vhdl和verilog哪个好? HDL VHDL hd gaochy1126 2025-4-15 20:01 2 10370
[Verilog HDL] 有限状态机有限状态机建模 gaochy1126 2025-4-14 21:01 2 8553
有没有可以根据产品接口，自动生成接线图的软件或平台？接线图接口电器 hificat 2025-4-14 20:23 1 6828
[cadence] [重磅]最全的电路仿真软件下载汇总，五大公司工具合集，65G 1.00 5g 电路仿真软件软件下载 xlhtracy007 2025-4-13 14:52 19 93299 11
[ISE] Vivado 安装和使用 AD Vivado vi gaochy1126 2025-4-12 21:07 1 7881
AD8032的滤波算法 AD 滤波滤波算法 vivilyly 2025-4-12 21:03 2 15241
[Verilog HDL] 复杂时序逻辑电路时序时序逻辑时序逻辑电路 gaochy1126 2025-4-12 20:46 1 9144
allegro17.4混合拼版问题 ALLEGRO 元件网络 HuRG 2025-4-9 21:04 1 3623
stm32mp157可以跑神经网络吗 stm32mp157 运行神经网络 bestwell 2025-4-2 20:35 3 12425
[cadence] 小哥Cadence Allegro72讲速成视频完整版，Cadence Allegro16.6教程 cadence Allegro16.6 HID hetao877 2025-3-17 20:26 10 29889 1
求ESP32通过mqtt和android进行图片传输代码 Android 代码 QT macpherson 2025-3-9 16:18 5 11409
PH传感器的电压是如何转换为pH数值电压传感器电压转换 zerorobert 2025-2-14 11:12 2 11485
[FPGA] 复杂组合逻辑电路电路组合逻辑电路逻辑电路 gaochy1126 2024-12-31 08:37 0 6568
[Verilog HDL] 简单组合逻辑电路电路组合逻辑电路逻辑电路 gaochy1126 2024-12-31 08:36 0 8588
[Verilog HDL] 基础逻辑门逻辑门 IO se gaochy1126 2024-12-31 08:35 0 8009
[FPGA] 代码风格规范代码 UL se gaochy1126 2024-12-31 08:34 0 6564
[FPGA] Testbench 的编写与应用 ST TE TEST gaochy1126 2024-12-31 08:34 0 6614
[Verilog HDL] Verilog 语法入门 verilo verilog or gaochy1126 2024-12-31 08:33 0 8037
[Allegro] Altium Designer规则及覆铜设计小技巧 Altium Design Designe gaochy1126 2024-12-31 08:32 0 6909
allegro灌铜怎么删除 ALLEGRO AN LAN HuRG 2024-12-31 08:29 1 7190
myoware传感器测试指导 ar 传感传感器 lzbf 2024-11-30 21:42 1 14753
[Verilog HDL] 哪个软件写verilog体验最好？ verilo verilog 软件 gaochy1126 2024-11-30 21:37 0 9878
[Verilog HDL] VHDL、Verilog和SystemVerilog的比较 HDL ST System gaochy1126 2024-11-30 21:36 0 8957
[Verilog HDL] Verilog &与&&的区别 verilo verilog AMP gaochy1126 2024-11-30 21:33 0 8269
[Verilog HDL] Verilog中“=”和“<=”的区别 verilo verilog gaochy1126 2024-11-30 21:33 0 8150
[Verilog HDL] 如何写好状态机_fpga_verilog FPGA PGA verilo gaochy1126 2024-11-30 21:32 0 8365
[Verilog HDL] 状态机实例电路 gaochy1126 2024-11-30 21:32 0 7971
[Verilog HDL] 赋值运算符‘＜=‘和‘=‘ 运算符 verilo verilog gaochy1126 2024-11-30 21:31 0 7850