本版专家: gaochy1126
今日: 0|主题: 7675|帖子: 42749 收藏 (43)
PH传感器的电压是如何转换为pH数值
2025-2-14 11:12 2 10544
求一个esp32s3驱动OV2670显示在TFTlcd上的代码 attachment
2025-1-21 12:43 2 9511
[FPGA] 复杂组合逻辑电路
2024-12-31 08:37 0 5748
[Verilog HDL] 简单组合逻辑电路
2024-12-31 08:36 0 7491
[Verilog HDL] 基础逻辑门
2024-12-31 08:35 0 7175
[FPGA] 代码风格规范
2024-12-31 08:34 0 5777
[FPGA] Testbench 的编写与应用
2024-12-31 08:34 0 5770
[Verilog HDL] Verilog 语法入门
2024-12-31 08:33 0 7191
[Allegro] Altium Designer规则及覆铜设计小技巧
2024-12-31 08:32 0 5957
allegro灌铜怎么删除 attach_img
2024-12-31 08:29 1 6401
myoware传感器测试指导
2024-11-30 21:42 1 13842
[Verilog HDL] 哪个软件写verilog体验最好?
2024-11-30 21:37 0 9016
[Verilog HDL] VHDL、Verilog和SystemVerilog的比较
2024-11-30 21:36 0 8156
[Verilog HDL] Verilog &与&&的区别
2024-11-30 21:33 0 7433
[Verilog HDL] Verilog中“=”和“<=”的区别
2024-11-30 21:33 0 7315
[Verilog HDL] 如何写好状态机_fpga_verilog
2024-11-30 21:32 0 7534
[Verilog HDL] 状态机实例
2024-11-30 21:32 0 7188
[Verilog HDL] 赋值运算符‘<=‘和‘=‘
2024-11-30 21:31 0 7063
[Verilog HDL] 非阻塞赋值
2024-11-30 21:30 0 6960
来求一个ep4ce6的定制板的PCB和原理图
2024-11-30 21:22 1 9748
课题指导-搭建HT的环境测试
2024-11-30 21:13 1 9031
[cadence] Cadence使用入门 attach_img
2024-11-30 08:49 9 9467
[protel] Verilog中的时间尺度与延迟
2024-11-30 08:48 1 8413
[protel] AltiumDesigner全版本安装包整理分享 转
2024-11-28 08:52 27 19909
[CPLD] Verilog语言与C语言的本质区别
2024-11-28 08:48 1 7699
[protel] 多图纸设计
2024-11-27 09:27 27 17643
[protel] 塔革特官方教学直播第二期:原理图的绘制 attach_img
2024-11-21 14:55 0 7248
[protel] 塔革特官方教学第一期:元器件及其库相关操作 attach_img
2024-11-8 11:29 0 7834
[FPGA] 寻找项目合作伙伴或者合伙人
2024-11-6 16:45 1 7978
[protel] 如何使用TARGET3001!创建异形焊盘的封装 attach_img
2024-10-17 10:48 0 8778
立创圆形拼板实例,如何用拼板功能制作
2024-9-29 20:33 2 12479
verilog并行语句有哪些
2024-9-29 10:04 1 14500
[Verilog HDL] 跨时钟域传输
2024-9-28 16:20 0 9328
[Verilog HDL] Verilog中的时间尺度与延迟
2024-9-28 16:20 0 9341
[Verilog HDL] verilog延时函数
2024-9-28 16:19 0 9155
[Verilog HDL] Verilog实现小数分频
2024-9-28 16:18 0 9292
[Verilog HDL] verilog的6种延迟操作
2024-9-28 16:18 0 9758
[Verilog HDL] 随机信号发生器Verilog
2024-9-28 16:16 0 9515
[Verilog HDL] Verilog HDL仿真激励
2024-9-28 16:16 0 9262
[Verilog HDL] verilog产生时钟信号
2024-9-28 16:14 0 9099
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则