FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 1|主题: 14232|帖子: 104428 收藏 (179)

1 ... 25 26 27 282930 31 32 33 ... 76 / 76 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


在CPLD上定义了输入输出口为总线数据线问题总线输入输出 chenzhi658 2013-2-22 14:54 3 1599
[Quartus] spartan-6 150 fgg676的cadence封装哪位大虾有啊 cadence Spartan-6 mmoliver 2013-3-1 10:32 2 2929
[Quartus] spartan-6 输入延时实现 Spartan-6 IO ST liyuanhust 2013-2-21 20:26 2 2822
哪位大哥用verilog写过CRC16校验程序？ CRC16校验 verilog tzj123456tjz 2013-10-16 10:05 10 7954
Bit流生成遇到很奇怪的一个问题 IO pi GPIO entepino 2013-2-25 08:18 4 3038
FPGA控制LCD12864 FPGA LCD12864 控制醉小清风 2013-2-20 21:23 0 1273
verilog简单问题求助. verilog Input ST resxpl 2013-2-20 20:39 7 1870
cyclone iii 中有用户可以使用的flash或eeprom吗？ cyclone EEPROM chinaitboy 2013-2-19 19:16 2 2129
ISE差分信号怎么处理差分信号 se 时钟 entepino 2013-2-21 11:01 5 5066
大家都过完年了么，有空帮小弟看一下sd卡读取的问题 SD卡 ni ST seaundersky 2013-2-16 09:09 8 2261
NET设置为SAVE之后，再想连管脚该怎么做？ NET 管脚 route 284294022 2013-2-17 18:03 4 1810
cyclone3的pll可以再运行中设置参数吗？ PLL cyclone3 变频 chinaitboy 2013-2-6 23:24 1 1598
VHDL GPIO操作问题 GPIO VHDL LED entepino 2013-2-6 20:26 6 3682
用MIG生成多了两个信号c5_sys_clk和c5_sys_rst_i是什么用的？ RS ST 信号 mmoliver 2013-2-23 12:39 8 3730
在做sdram串口实验的时候一直得不到读响应，求助串口实验 SDRAM AC seaundersky 2013-2-9 11:29 11 2350
[CPLD] 【求高手】ip核在程序中调用的格式 ip核 module FPGA 箭猪zjy 2013-2-18 14:02 17 3520
生成bit流时incompatible due to VCCO mismatch Match Compatible ISM entepino 2015-8-17 23:15 9 5944
状态机消抖感觉不太可靠啊？？？ AC shell.albert 2013-2-7 23:14 7 1942
Atlys FPGA开发板评测（一）转发 ...2 FPGA开发板 AN spartan kkzz 2020-2-29 19:46 22 9006
如何操作软核中的GPIO？ GPIO 软核 entepino 2013-2-17 18:07 8 2137
有一个配置和大家讨论一下 TE epm240 jlass 2013-2-2 17:15 17 4508
Fusion StartKit 开发板 Fusion start 开发板 QQ275000499 2014-4-30 16:01 7 2055
[Quartus] 请问FPGA 上电要10几秒才正常工作这正常吗？ FPGA 芯片 LED weiwenty 2013-2-18 20:25 13 4098
zynq和zynq的书靓照 zynq AC icecut 2013-2-3 18:30 10 2381
Verilog assign和always 注意事宜 verilog ge edge FangTT 2013-3-18 17:14 12 2551
关于仿真！急！急！急！仿真 ST sd field0801 2013-1-31 19:42 9 2233
用FPGA控制LCD12864的一点问题 FPGA LCD12864 控制醉小清风 2013-1-29 14:52 0 1192
求助：pcie核综合报错 PCIe TI COM llt1234567 2015-10-9 15:12 6 2313
求助：pcie核问题，综合时报错 PCIe TI COM llt1234567 2013-10-23 15:14 5 2137
我想利用示波器观察FPGA引脚输出，怎么操作？ FPGA 示波器引脚 aikimi7 2013-1-30 17:23 17 3702
IMPACT下载时出错 IMPACT flash COM 1003704680 2013-1-30 00:55 5 2102
[matlab] 请问，到哪里能下载 ISE 11.5的版本？谢谢 se lengjing3 2013-2-1 13:53 6 3132
[CPLD] 除法器余数怎么处理除法器 ip核移动 yang4133 2013-2-26 21:43 4 2812
[Quartus] 时钟问题时钟 hz spartan ping2010 2013-2-25 22:46 10 2413
赛灵思（Xilinx）如何实现更出色的工业自动化应用？ XILINX 工业自动化应用赛灵思 xiao6666 2013-3-10 05:10 9 1810
Incisive 12.2版本融入Cadence验证IP cadence ip cis xjsxjtu 2013-1-30 17:26 9 2415
紧急求助！！！如何在planahead中查看延迟？ PlanAhead UART shiyinjita 2013-1-28 20:59 2 1488
xupv5-lx110t以太网接口调试问题以太网接口接口调试开发板 ymd19891202 2016-9-7 16:12 13 3727
[Quartus] DDR3的CLK和CLK#的端接问题 DDR3 AN spartan mmoliver 2013-1-29 11:37 7 9565
pll输出能否通过设置全局时钟约束接到普通io口上？ IO 时钟 PLL seaundersky 2013-1-29 22:05 17 9874