今日: 1|主题: 14232|帖子: 104428 收藏 (179)
有关FPGA硬件结构LUT
2013-3-28 18:12 7 3198
异步变同步的方法
2013-3-24 21:55 2 1933
ise与edk有什么区别
2013-3-26 00:06 14 2900
这样算同步处理 attach_img
2013-3-24 21:54 4 2446
关于vhdl的问题
2013-3-24 21:54 3 1923
关于双向口的仿真, 输出口该怎么设置?
2013-3-23 22:49 2 1494
在GAL22v10中,如何编两个D触发器,一个用第一脚clk的上升沿
2013-3-24 21:53 12 2641
MB控制器外设寄存器地址如何设置
2013-3-23 22:26 1 1377
virtex-6 ml605 怎样读写DDR3? attach_img
2013-12-19 13:43 7 3492
想用Xilinx Spartan 6 做个交换机,求选型  ...2
2013-4-11 09:06 22 5999
VHDL语言这样写是什么意思
2013-3-23 22:28 7 1604
分享:任意奇数分频(50%占空比) verilog 代码 attach_img agree
2013-7-12 19:49 17 3878
求教关于VHDL和Verilog HDL的问题
2013-3-27 23:18 14 2563
nios程序编译时出现的问题 attach_img
2013-3-23 22:32 5 3217
新做的板子,上图 attach_img  ...2
2018-7-4 14:11 27 5558
关于IP核调用的问题 attach_img  ...2
2013-12-27 20:44 30 6461
新人请教verilog HDL的延时问题。
2013-3-24 21:52 17 3037
看到一个题,数据在时钟上升沿变化 检测这个数据的方法 attach_img
2013-3-23 22:59 12 3920
请问ISE调用Modelsim仿真时的时间精度timescale设置问题 attach_img
2013-3-21 21:23 10 10013
可重配置系统使用大型FPGA计算域
2013-3-19 22:36 1 2467
Xilinx FPGA的快速启动
2013-6-23 16:38 8 4518
HASS试验对CDR的PPM容忍度要求
2013-4-23 23:05 1 1981
求助问题!
2013-3-19 22:38 4 2833
Xilinx器件的LVDS引脚分配问题
2013-3-21 21:42 10 5227
堆叠与载入:Xilinx SSI、 28Gbps I/O 打造令人惊叹的FPGA
2013-3-19 22:34 3 1798
设计团队如何采用赛灵思FPGA实现带SATA的单板电脑
2013-3-19 22:34 3 1927
基于赛灵思spartan-3E的安全通信系统的实现
2013-3-19 22:34 3 1841
VIRTEX6 上platform flash 读写  ...2
2013-3-23 22:59 26 3588
边缘检测后如何保持输出一直为1
2013-3-18 17:19 4 1506
赛灵思MicroBlaze微控制器开发详解
2013-3-19 22:55 10 2097
[FPGA] 基于赛灵思FPGA的高速图像采集系统中的应用设计
2021-5-10 14:52 8 2091
基于赛灵思Virtex-5的并行相关实时时差估计器设计与实现
2013-3-16 18:59 2 1489
基于赛灵思spartan-3 的DSP嵌入系统及其在平板显示器中的应用
2021-6-19 12:33 2 4869
基于赛灵思spartan-3 的CCD的硬件驱动电路设计
2013-3-16 18:39 1 1701
请问各位大侠,FPGA怎么实现浮点算法?
2013-3-17 20:36 3 1254
基于FPGA的多时钟片上网络设计
2013-3-15 21:42 1 2229
FPGA电路动态老化技术研究
2013-3-15 21:43 1 2013
应对功耗挑战: 晶体管技术方案面临瓶颈
2013-3-15 21:43 1 1493
FAE讲堂:如何加快处理器的正弦计算
2013-4-19 00:17 8 1891
FPGA研究设计平台不断推动网络发展
2013-4-17 23:07 5 2934
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则