FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 1|主题: 14232|帖子: 104428 收藏 (179)

1 ... 20 21 22 232425 26 27 28 ... 76 / 76 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


关于testbench基础求助 testbench 脉冲 ce entepino 2013-5-1 16:07 8 1614
ISE导频插入代码中的IP核 ip核 se 代码 lxy_613 2013-5-6 22:58 7 2446
USB-Blaster下载器驱动程序安装失败？ USB Blaster 驱动程序 xuxin5406 2014-1-19 12:49 2 3934
请教，SPARTAN-6使用DDR2时错一个数的问题！！ ...2 3 DDR Spartan-6 芯片 gnr_zhao 2013-12-26 20:39 59 8217
这用的always，好吗？时钟 AC 代码 kdurant 2013-4-28 14:24 7 1712
三段式状态机状态跳转如何理解三段式状态机 ge ST kdurant 2013-4-28 21:49 14 2903
求大神分享Altera CycloneIV E系列的PCB库文件！ altera cycloneIV PCB库 hughqfb 2020-6-9 20:31 17 3994 1
时钟问题时钟 edge POS cxh_boy 2013-4-27 16:22 8 1995
求组：bootloader读不到srec映像信息 Bootloader flash 软核 wangjunjun2005 2015-11-11 09:39 10 4620
以太网map遇到问题 ...2 以太网 AC ip ymd19891202 2013-5-13 20:46 39 5804
3M Camera Link 连接器 Camera 连接器 CY0904030105 2013-4-27 09:23 4 2846
关于DM9000A初始化的问题 DM9000A FPGA PGA fanfanjwj 2013-4-24 18:53 2 3088
奇怪的E3、L4脚端口 AN 引脚 1003704680 2013-4-24 12:25 4 1506
modelsim综合后仿真时奇怪的高阻 modelsim 后仿真 AC kdurant 2013-4-25 11:49 11 4372
按键怎么产生一个脉冲脉冲 HDL VHDL wangxueq 2013-4-23 10:09 1 2162
奇怪，声明的端口在rtl视图里看不见了端口 RTL cis kdurant 2013-4-25 19:42 9 2867
请搞过PCI9054的朋友进来看看 PCI9054 AD ST cuianbin 2022-6-11 15:16 14 5462
SignalTap下载完能自动采集分析吗 SIGNAL SignalTAP 代码 aikimi7 2013-4-22 15:44 0 1396
此信号能反应过来吗信号 ST SIGNAL entepino 2013-4-23 23:24 7 1766
关于FPGA这块的实习问题 FPGA PGA 硬件醉小清风 2013-4-22 20:04 6 2006
求ALtera Cyclone III的PCI通讯接口程序 altera cyclone PCI xygyszb 2013-5-4 23:19 6 2680
为什么组合逻辑always@()敏感信号会被综合器砍掉?(4楼已解决) 信号代码 AC changan1216 2013-4-22 13:42* 5 5411
关于用Verilog函数读写文件的问题 verilog 函数读写 Rain_King 2013-4-22 15:06 5 3418
各位大神,请教一个关于CHIPSCOPE的问题 ChipScope PCI 板卡 gefsmile 2013-4-28 10:27 6 2754
准备升级到150MSPS ps FPGA PGA cuianbin 2013-4-18 21:58 3 1868
基础问题：顺序执行还是并行执行 se Pulse Reset entepino 2013-4-20 23:28 6 3559
各位大神，请教CH372设置工作方式的问题 USB se 触发 pangning7085 2014-3-7 00:59 8 2485
请教个FIFO的使用问题 ...2 FIFO 时钟 AC kdurant 2013-5-21 21:19 25 5264
关于 RAM 用MIF文件初始化过后,modelism 仿真仿真 model suzixiang 2017-2-15 19:24 9 5745
synplify pro最新版官网下载 Synplify Synopsys ps tanjian7 2013-12-12 20:44 11 10860
请教模拟转FPGA设计 FPGA设计模拟电路 wangxueq 2013-4-17 22:02 3 2721
FPGA语言综合有什么作用 FPGA verilo verilog lionyi 2013-4-18 20:27 12 2270
Altera 时钟复用编译错误。 altera 编译时钟 cuianbin 2013-4-17 21:55 5 2045
VHDL中的乘法和除法 HDL VHDL hd entepino 2013-4-15 17:37 1 4802
verilog hdl中是否有取整操作（函数或指令） HDL verilog 函数 xuxin5406 2013-4-16 19:08 5 10621
讨论个问题：关于全局时钟时钟 FPGA PGA cuianbin 2013-4-15 16:20 3 3647
项目随笔：虽有万千语，不知怎么去表白 ST TI timequest sahh 2013-4-19 22:19 13 2941
关于IC管脚漏电管脚 ic myx0709 2013-4-17 17:29 2 2068
modelsim必会仿真教程 ...2 3 modelsim 仿真教程 kdurant 2015-1-22 14:46 46 6283
浮点转定点问题 SIM ulink SIMULINK tmkdfan 2013-4-12 17:13 1 2609