FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 3|主题: 14232|帖子: 104431 收藏 (180)

1 ... 47 48 49 505152 53 54 55 ... 76 / 76 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


请教大神啊，我第一份工作的第一个项目TT 仿真 AD 517650971 2012-3-19 18:40 7 2166
iobuf是什么东东？看看我的编译结果~ microblaze 求助~ 编译 IO MICROBLAZE sunmax 2012-3-25 17:45 15 8009
[VHDL] mch_emc IP的时序问题 ip 时序 EMC ailanqin 2012-3-16 20:05 3 1827
[Quartus] 如何测量Spartan-6的结温？ spartan Spartan-6 AN sleepybear 2012-3-31 08:54 14 3220
FPGA扩展SRAM，FLASH的问题，见图 flash FPGA PGA max0147 2012-3-21 15:47 10 2857
GoldSunMonkey版主，EDACN的博客还能救得回吗 DAC EDA monkey forrest11 2012-4-1 11:32 8 2914
谨以此文，献给战斗在XILINX第一线的同志们 XILINX ip 硬件 Oxygen.Chu 2012-4-8 12:11 14 3222
Spartan6老配置电路的新问题电路 spartan6 AC iampeter 2012-11-14 18:41 14 3541
紧急help:这个verilog文件xst check syntax报错 ST ck verilog edacsoft 2012-3-15 19:19 3 2996
ISE后仿 se LSI model why2009a 2012-3-15 21:39 2 1965
ISE后仿 se LSI model why2009a 2012-3-16 14:58 3 1797
Modelsim下对ISE生成的PAR文件进行后仿 modelsim se testbench why2009a 2012-3-15 12:28 1 2296
求助：inout端口在test文件里面作为输入怎么用 inout 端口 TEST 梦境缠绕 2012-3-15 12:45 3 1813
Modesim 编辑 ISE的VHDL相关库 VHDL esim se why2009a 2013-12-26 17:17 18 2743
能不能发个Synplify.Premier9.6.2 EMI Premier Synplify why2009a 2012-3-30 15:05 11 2600
数码管7段显示数码管 code os wzt19910506 2012-3-16 09:36 5 1805
请教一个verilog的问题 ...2 verilog ADDR DDR c1apton 2012-3-16 16:58 21 3161
论坛共享的UART的IP根本不是Mentor的，求Mentor的 mentor UART ip 星星之火红 2012-3-15 21:28 11 2139
[CPLD] 请问一下关于distributed memory generator的ip核 Distributed generator ip核 wwuchang 2012-3-13 19:42 6 3346
[verilog] Secure IP Delivery Flow Delivery Secure ip Oxygen.Chu 2012-3-29 08:50 18 3033
[modelsim] GTX收发数据仿真的问题仿真 XDATA AI dhjwahaha 2019-5-12 12:12 16 4597
请推荐几本FPGA提高的书籍 FPGA PGA 软件 chinaitboy 2012-3-13 09:52 7 2731
[Quartus] 程序可以JTAG调试不能下载到Flash,跪求高手指点 ...2 3 JTAG调试 flash ROM duthongbin 2015-1-20 20:19 46 10858
正使用IODelay总是有问题，帮忙啊 IODELAY IO 星星之火红 2012-3-12 20:16 9 2821
nios ii实现千兆以太网的速度问题 NIOS 千兆以太网 16ysa 2012-3-14 13:45 13 6026
Xilinx BPI Flash 烧写 ...2 flash pi Ynnus 2012-3-14 01:43 38 13910 1
时钟沿的困惑时钟信号 FPGA yuxiang2008 2012-3-12 15:34 18 4206
产生毛刺怎么办 ...2 Input npu ST aikimi7 2012-10-10 10:45 35 5551
Error: Can't elaborate user hierarchy "lock:inst16" CAN se ST YJH眼睛 2016-11-7 19:27 13 21127
ＦＰＧＡ和单片机单片机 lifenganhui 2012-3-8 11:44 2 1590
各路神仙，看看这个CPLD输出波形输出波形 LED 笑溜溜+ 2012-3-10 19:50 14 2650
寻LATTICE PCI软核 lattice PCI 软核 ICTer 2012-3-9 15:38 5 2206
《基于FPGA的数字信号处理》图书已经出版了 FPGA 数字信号处理 virtex SuperX-man 2012-3-7 13:19 5 2342
请教大家一个verilog语言的问题 Verilog语言 ge FOR skiry 2012-3-7 22:45 5 2454
请大家帮忙看看quartus错误Error (276003)是什么意思？ TI ST chinaitboy 2012-3-21 16:01 2 7659
FPGA学习开发笔记（转） FPGA DCM 触发 xlhtracy 2012-3-12 10:40 8 2839
谁能推荐一些优秀的testbench源程序（verilog）？ ...2 testbench verilog 源程序 zhushouxi 2012-4-26 11:42 24 5511
时序仿真不正确怎么办？仿真时序 RTL aikimi7 2012-3-7 23:18 6 1790
时序仿真不正确怎么办？ ...2 仿真时序 RTL aikimi7 2012-3-12 17:21 20 5992
FPGA设计高级技巧Xilinx篇.pdf（华为） FPGA设计 XILINX 华为 xlhtracy 2012-3-18 07:15 11 3238