收藏本版 |订阅

今日: 0|主题: 14384|帖子: 104916

Cyclone IV GX 路线图
2013-5-29 23:43 16 3330
安富利Spartan-6 LX9 Microboard开发教程(中文)
2012-6-28 16:01 15 3974
请教兄弟们一个verilog的程序问题
2012-3-28 08:27 7 2410
Xilinx ISE软件当中的工程当中的automatic include attach_img
2012-3-27 23:25 1 5165
[求助]FPGA布线后仿真的问题 attach_img
2012-3-28 09:11 6 2688
spartan6 lx9 serdes模块使用疑问 attach_img
2012-4-5 15:34 9 4965
[Quartus] 程序实现问题,诡异的报错~  ...2
2012-6-19 14:26 30 6799
请教:ISE中modelsim后仿过不了,怎么直接定位问题?
2012-3-29 08:52 10 3324
一个verilog的问题:用户自定义原语(UDP)是不是无法综合?
2012-3-26 21:02 1 2766
选型
2012-3-28 08:33 10 2353
如何理解一个软件工程师应该具备的技能
2012-3-26 15:52 1 1913
[matlab] 求个xps建立软核的教程 attachment
2012-4-26 11:46 9 2264
FPGA硬件设计经验杂谈
2012-8-25 23:30 6 2989
Verilog小数定标问题
2012-3-28 20:24 6 2628
Verilog小数定标问题
2012-3-26 10:10 0 1640
Xilinx VirtexTM-5 系列PCB设计实例
2012-3-26 22:11 1 1904
新手的Altera的PLL及工程问题
2012-3-26 13:54 2 3736
新人求助!!老师让自己做CPLD,但是我不会的实在太多了。
2012-3-28 10:19 7 1924
FPGA+DDR2布线请教
2012-4-21 22:57 3 3391
verilog 的IEEE标准 1364-2001 attachment agree
2012-9-7 17:56 2 2586
没有always的@如何理解? attach_img
2012-10-7 19:42 2 2674
请教个verilog问题.想不明白
2012-3-26 20:52 8 2321
microblaze 只能生成差分clk输入?
2012-3-30 15:02 7 2461
microblaze 差分clk
2012-3-26 22:46 7 2678
哪位朋友有在广电监控产品应用?
2012-3-23 12:21 0 1243
FPGA牛人的经验分享(转)
2012-3-24 09:53 6 2173
急,Cyclone2中的PLL的使用问题
2012-3-25 10:47 3 3241
这样的时序报告合格吗 attach_img
2012-3-29 20:37 11 2259
一个简单功能,如何VHDL实现?  ...2
2012-10-24 12:54 22 4437
小弟刚开始接触VHDL,FIFO程序有点问题
2012-4-16 18:07 8 2433
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部