今日: 0|主题: 14239|帖子: 104455 收藏 (180)
[FPGA] 视频跟踪/目标取差演示系统-基于FPGA实现 attach_img
2013-11-15 10:18 14 1937
[FPGA] 拜拜FPGA!
2013-11-14 15:01 12 2412
[FPGA] 西安外包FPGA项目
2013-11-14 09:34 0 1501
[FPGA] 调用ISE里面的IP核,如何确定是硬核还是软核
2013-11-13 19:03 2 3151
[FPGA] Spartan 6芯片里面是否要烧程序?
2013-11-13 19:00 4 1288
[FPGA] 综合后FPGA占用DSP48资源较实际的要多
2013-11-11 20:31 0 1432
[FPGA] chipscope只能显示标号?
2013-11-11 11:35 10 1878
[FPGA] 有熟悉Altera的进来指点下 attach_img
2013-11-10 20:18 2 1534
[FPGA] syplify综合
2013-11-10 17:38 1 1215
[FPGA] 存储问题
2013-11-8 21:14 10 1843
[FPGA] 延时
2013-11-8 21:10 5 2262
[FPGA] FPGA的DDR模块接口连接DDR3时需要上拉电阻吗?
2013-11-8 17:27 6 5239
[FPGA] 去掉chipscope
2013-11-8 11:25 0 1192
[FPGA] FPGA嵌入NIOSii后flash数量问题
2013-11-7 22:15 0 1557
[FPGA] 如何在XST下使用synplif综合得到的网表文件?
2013-11-7 17:56 0 1312
[FPGA] 适合fpga初学者的书籍
2013-11-7 08:11 3 1537
[FPGA] 有关AD9914手册中的DAC校准
2013-11-7 00:08 5 2777
[FPGA] rom IP核的仿真问题
2013-11-6 11:09 5 1753
[FPGA] FPGA控制SDRAM 8寸LCD显示缓存 交流
2013-11-5 09:40 0 1670
[FPGA] Quartus9.0调用modesim6.4仿真出现以下现象,怎么回事 attach_img
2013-11-4 19:26 1 1518
[FPGA] SDH的指针下泄
2013-11-4 13:32 1 1059
[FPGA] zynq在NAND模式下的启动问题(已解答)
2013-11-2 10:48 0 1348
[FPGA] 在SDK下如何对zynq的UART外设进行EMIO分配?(已解答)
2013-11-2 10:46 0 3095
[FPGA] 关于FPGA的配置文件格式问题(已解答)
2013-11-2 10:44 0 989
[FPGA] system generator生成失败? (已解答)
2013-11-2 10:38 0 1140
[FPGA] FPGA+SFP设计问题(已解答)
2013-11-2 10:36 0 1395
[FPGA] 新手提一个问题,关于综合后查看RTL原理图(已解答)
2013-11-2 10:32 0 1349
[FPGA] ALTERA IP核问题
2013-11-1 21:43 4 1592
[FPGA] CYCLONE IV EP4CE15F17C8N的JTAG
2013-11-1 01:27 3 2637
[FPGA] FIR滤波器数据延迟请教
2013-10-31 11:11 5 2891
[FPGA] 正准备找工作,关于面试,希望作为过来人的大神们给点建议!
2013-10-31 07:59 5 1736
[FPGA] 问个基本问题
2013-10-30 21:08 1 1442
[FPGA] 如何禁止综合器讲某个信号走BUFG attach_img
2013-10-30 21:04 5 1691
[FPGA] XILINX 的SPARTAN6 使用从并配置,DONE不能拉高,求救!!! attach_img
2013-10-29 11:53 0 3185
[FPGA] AC97
2013-10-28 21:36 0 1322
[FPGA] 如何通过DDR3控制器将DDR3应用到具体的工程里面
2013-10-28 18:43 6 2007
[FPGA] 21EDA开发板FLASH的配套程序
2013-10-28 16:46 0 1536
[FPGA] 自己DIY一个FPGA驱动TFT项目
2013-10-28 10:15 2 2722
[FPGA] [Spartan-6]FPGA上电配置过程中的IO电平问题
2013-10-26 17:40 4 4545
[FPGA] ISE14.3是否不完全支持K7芯片的某些bank区的电平设置
2013-10-26 08:39 2 3407
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则