本版专家: gaochy1126
今日: 0|主题: 7675|帖子: 42749 收藏 (43)
[Verilog HDL] EDA教程PPT资料 attachment
2020-9-29 13:22 0 884
[Verilog HDL] verilog黄金参考指南中文版 attachment
2020-9-27 22:03 24 583
[Verilog HDL] Verilog+HDL attachment
2020-8-31 23:10 0 487
[Verilog HDL] 提问 新人帖 attach_img
2019-12-4 07:55 0 978
[Verilog HDL] 关于仿真软件modelsim无法建立工程 新人帖
2018-10-7 12:05 2 2963
[Verilog HDL] 关于Quartus 2 13.1无法仿真的问题 新人帖
2018-7-25 08:47 2 3594
[Verilog HDL] 硬件描述语言例子 attachment
2018-5-31 21:37 0 789
[Verilog HDL] 关于MBI5153的问题 新人帖 attach_img
2018-5-6 20:52 4 3503
[Verilog HDL] 请问一下generate的用法 新人帖
2018-5-4 21:42 5 2005
[Verilog HDL] 求助一个always语句条件的问题 新人帖
2018-4-29 20:07 4 1644
[Verilog HDL] 求ActiveHDL9.1的license或**
2018-2-22 12:55 7 7044
[Verilog HDL] 请大神写一个流水灯0.5s转换一次的程序 新人帖
2017-9-16 16:46 11 1464
[Verilog HDL] eda分频器的问题 新人帖
2017-6-22 20:08 4 1262
[Verilog HDL] 请教 $writememb 在 Verilog (Quartus II) 的正确使用方式
2017-4-30 22:49 7 2454
[Verilog HDL] eda技术实用教程 attachment
2017-3-30 21:40 2 761
[Verilog HDL] signed
2017-3-2 15:13 0 727
[Verilog HDL] 大神能帮忙写个最简单的vhdl或者verilog hdl程序吗
2017-1-6 10:19 4 1249
[Verilog HDL] 改为复位键高电平有效
2016-12-25 09:54 1 1037
[Verilog HDL] EDA程序四位加法器改为五位 新人帖
2016-12-24 20:14 1 966
[Verilog HDL] 改为3位向量乘法器
2016-12-24 20:09 0 892
[Verilog HDL] 有关时钟的问题 新人帖
2016-12-20 05:47 14 1220
[Verilog HDL] vhdl求助 ,各位大大们帮帮忙,能不能帮忙看看这段程序错在哪里 新人帖
2015-12-15 11:25 0 1062
[Verilog HDL] Verilog 语言如何实现倍频? 新人帖
2015-10-29 09:01 1 3013
[Verilog HDL] 新人一枚,想下H.264 CAVLC的代码没积分? 新人帖
2015-4-29 09:59 4 783
[Verilog HDL] 平板出现闪屏到黑屏可能的原因有哪些
2014-10-8 13:52 2 1333
[Verilog HDL] Verilog HDL
2014-9-17 11:39 5 1544
[Verilog HDL] DVClub 上海验证俱乐部2014第三季度活动在线注册开始啦! ~如何高效的debug~
2014-9-16 10:18 1 1599
[Verilog HDL] vhdl语言与应用课本电子版(讲解很详细,超适合初学者)
2014-9-12 19:05 14 3451
[Verilog HDL] 关于2.4G发射天线。 attach_img
2014-8-22 17:16 5 1713
[Verilog HDL] 一段关于2FSK解调的代码没看懂
2014-6-19 19:25 2 1388
[Verilog HDL] 正弦波信号发生器问题VHDL attach_img
2014-6-19 00:24 1 1568
[Verilog HDL] VHDL和Verilog换行符
2014-5-22 18:15 6 23631
[Verilog HDL] Verilog编码规范(1)
2014-4-5 13:05 6 2186
[Verilog HDL] 求助 VHDL的FPGA串口调试程序
2014-1-15 16:09 2 1764
[Verilog HDL] 夏宇闻到时想说啥?
2013-12-20 19:18 7 1998
[Verilog HDL] Verilog的问题
2013-12-5 11:16 6 1693
[Verilog HDL] VHDL程序
2013-11-28 15:04 4 1559
[Verilog HDL] 基于FPGA的用verilog hdl编写16位CPU程序
2013-11-26 17:25 1 1846
[Verilog HDL] VHDL中的条件信号带入语句,想了很久不是很明白
2013-11-23 21:54 2 1545
[Verilog HDL] 用verilog描述ROM遇到问题,请各位帮忙纠错
2013-10-31 23:43 3 2192
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则