FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14374|帖子: 104884

1 ... 131 132 133 134135136 137 138 ... 360 / 360 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[FPGA] PC FPGA以太网通信 FPGA pc roger7109 2014-7-10 17:29 8 2032
[FPGA] 关于dsp和fpga之间spi通信的问题 DSP FPGA spi通信 dgj111 2014-7-10 16:42 9 2707
求指点，SEMIP核 EMI ip核 Semi hanke998 2014-7-10 09:25 0 1392
[FPGA] FPGA在DMD(数字微镜器件)中的控制问题 FPGA 器件控制 zxw七里香 2014-7-9 21:22 0 1022
华为FPGA设计全套资料 ...2 3 4 5 6..9 FPGA设计华为 AC AutoESL 2014-7-9 20:31 167 25678
[verilog] 关于verilog状态机 verilog AC 0林心诚0 2014-7-9 19:08 5 1998
FPGA/CPLD讨论最热烈，人气最旺的论坛在哪里？ FPGA PGA Windmill_CN 2014-7-9 00:15 8 3688
Verilog 中的 signed 和 unsigned verilog unsigned guugel 2014-7-8 23:12 1 3698
如何验证 frame ecc 功能？求大神指点 ecc FRAM hanke998 2014-7-8 17:53 2 1290
XILINX是有带ARM内核的FPGA吗 FPGA XILINX ARM内核 andiwxz 2014-7-8 15:43 4 1747
[verilog] 新手才学verilog，请问一下Verilog中有类似于C语言中while（某变量）；这样的语法吗 C语言 verilog While wangjia1435 2014-7-8 00:03 3 1763
[FPGA] Spartan 3E的HSWAP管脚的用法及意义 spartan 管脚电阻 shinekk 2014-7-7 21:52 2 1927
[FPGA] FPGA 从上电到工作一般需要多长时间？ FPGA PGA 晶振深夜星空 2014-7-7 21:31 6 1959
[FPGA] xc6slx25t内部PLL降频回路问题 PLL 回路时钟 chenkai669 2014-7-7 16:36 2 1359
[CPLD] Synplify.for.Lattice.v8.2 1CD 1CD CD FOR lattice jztrj16264558 2014-7-7 12:31 1 1551
FPGA学习及设计中的注意事项 FPGA 硬件工程师 jxfxyd 2014-7-7 10:35 0 853
[FPGA] xc6slx25用SPI flash丢程序的问题 flash 时钟 h20030711 2014-7-7 09:30 17 5793
[FPGA] fpga 如何将普通IO口当串口用 FPGA 串口 IO lp2013 2014-7-5 14:41 4 2031
[FPGA] FPGA用IIC读写器件 FPGA iic 器件 3008202060 2014-7-5 10:25 0 1144
[FPGA] 关于FPGA供电电压 FPGA 供电电压 3008202060 2014-7-5 10:20 5 2466
[FPGA] ALTERA fifo IP读第一点延时问题请教 altera FIFO ip hys0401 2014-7-4 18:52 2 1672
[FPGA] 求大师设计一个计时器 CD 信号 dc 磊哥来了 2014-7-4 17:20 1 1403
[CPLD] 有能独立完成CPLD程序开发的大神吗进来 PLD 程序开发 shunli998 2014-7-4 14:53 1 1260
如何在QuartusII Web版中使能talkback。 AC ck swfc_qinmm 2014-7-4 13:01 1 5678
[CPLD] EPM1270F100输入时钟的最大值为5V，可行吗时钟 EPM1270 chenkai669 2014-7-3 22:57 3 1478
[FPGA] 绘图仪主控板的USB2.0升级为网口传输 USB 主控板 USB2.0 cadsz 2014-7-3 16:52 0 1101
FPGA数字，什么仿真工具能够用到多核CPU？ FPGA 仿真工具 alpharay 2014-7-2 19:18 3 1937
[Quartus] quartussII 时序仿真出错仿真时序 woshizhengjie89 2014-7-2 14:13 2 7184
[verilog] 各位大哥能帮小弟看下这段程序啥意思吗？ TPU Output Input 3008202060 2014-7-2 09:33 2 1700
基于FPGA的多路相干DDS信号源设计 FPGA DDS信号源相位 nakey 2014-7-1 17:21 1 1615
[Quartus] 简易数字频率计 verilog语言设计数字频率计 Verilog语言数码 wangb2014 2014-7-1 12:54 4 2527
[verilog] 关于编码规范里不允许用锁存器编码 Latch liu_yi_xf 2014-6-30 18:28 3 2358
FPGA工程师面试试题集锦(zhuan) FPGA 工程师 AN 庄传友 2014-6-30 11:17 12 2505
[verilog] Verilog的按键消抖与松手检测如何做到，求给个思路 verilog verilo a2582006460 2014-6-30 09:03 8 4038
[FPGA] 求ISE软件 ise软件 FPGA PGA habc987 2014-6-29 13:24 1 1171
[FPGA] 一个很基础的关于reg存储器的问题存储器分布式 machairodus 2014-6-29 10:57 3 1503
CPLD/FPGA上电初始时IO口的状态是怎么样的 FPGA PGA magic_yuan 2014-6-29 09:47 8 5449
利用赛灵思FGPA实现降采样FIR滤波器 ...2 FGPA 赛灵思 fir滤波器 GoldSunMonkey 2014-6-28 20:14 27 8442
[FPGA] Xilinx 高有效复位 or 低有效复位？ XILINX FPGA PGA guugel 2014-6-28 20:10 5 1966
[FPGA] Xilinx 荣膺EDN创新奖10周年可编程器件类杰出产品表现奖创新奖可编程器件 XILINX jameswangchip 2014-6-28 17:15 0 1514

1 ... 131 132 133 134135136 137 138 ... 360 / 360 页下一页

今日: 0|主题: 14374|帖子: 104884

快速发帖