今日: 0|主题: 14234|帖子: 104443 收藏 (180)
ALTERA的 FPGA设计,如何封装成IP核?
2012-3-28 21:20 3 2816
Verilog小数定标问题
2012-3-28 20:24 6 2410
Xilinx FPGA的Fast Startup
2012-3-28 18:11 6 2044
FPGA调试基础知识 attachment
2012-3-28 18:03 5 1791
FPGA/CPLD数字电路设计经验分享 attachment
2012-3-28 15:31 12 2426
新人求助!!老师让自己做CPLD,但是我不会的实在太多了。
2012-3-28 10:19 7 1693
基于FPGA一种OFDM的实现 attachment
2012-3-28 10:02 8 2177
斯巴达3e
2012-3-28 09:59 18 3409
[求助]FPGA布线后仿真的问题 attach_img
2012-3-28 09:11 6 2183
选型
2012-3-28 08:33 10 1976
请教兄弟们一个verilog的程序问题
2012-3-28 08:27 7 2101
Xilinx ISE软件当中的工程当中的automatic include attach_img
2012-3-27 23:25 1 4835
C++ 播放器 设计
2012-3-26 23:10 6 2381
ISE综合属性问题
2012-3-26 23:09 12 3954
[VHDL] 使用PLL的约束问题
2012-3-26 23:09 5 2954
咨询个VHDL CASE语句公共分支的问题
2012-3-26 22:48 11 2978
自己摸索FPGA——ISE使用modelsim仿真的问题
2012-3-26 22:47 6 2076
microblaze 差分clk
2012-3-26 22:46 7 2311
基于FPGA平台的工业电机最大效率实现
2012-3-26 22:23 2 1786
Xilinx VirtexTM-5 系列PCB设计实例
2012-3-26 22:11 1 1677
一个verilog的问题:用户自定义原语(UDP)是不是无法综合?
2012-3-26 21:02 1 2508
请教个verilog问题.想不明白
2012-3-26 20:52 8 1954
[verilog] 7系列的封装兼容性呢?
2012-3-26 20:51 10 4623
如何理解一个软件工程师应该具备的技能
2012-3-26 15:52 1 1646
[FPGA] 想做块FPGA开发板 attachment  ...2
2012-3-26 15:40 30 6342
新手的Altera的PLL及工程问题
2012-3-26 13:54 2 3301
Verilog小数定标问题
2012-3-26 10:10 0 1497
基于FPGA软核的高速数据采集系统设计
2012-3-25 17:47 1 2030
求助Mibrolaze无法调试的问题 attach_img
2012-3-25 17:46 1 1579
DSP的电磁兼容性问题探讨
2012-3-25 17:46 1 1796
iobuf是什么东东? 看看我的编译结果~ microblaze 求助~ attach_img
2012-3-25 17:45 15 8045
猴哥有没有开源的项目让兄弟们学习一下!
2012-3-25 13:10 7 1572
可编程逻辑器件基础知识 attachment
2012-3-25 11:54 17 2655
急,Cyclone2中的PLL的使用问题
2012-3-25 10:47 3 2733
FPGA牛人的经验分享(转)
2012-3-24 09:53 6 1949
Lattice哪家代理商可提供为客户CPLD开发服务?
2012-3-23 15:48 5 2806
请教一下做FPGA用什么工具流程?
2012-3-23 13:51 5 2579
哪位朋友有在广电监控产品应用?
2012-3-23 12:21 0 1101
请大家帮忙看看这些错误是咋回事
2012-3-23 11:42 1 3498
运行频率和时钟频率的区别 attach_img
2012-3-23 10:02 6 2379
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则