FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 1|主题: 14237|帖子: 104450 收藏 (180)

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[verilog] vivado进行simulation时停在一个时间点 Vivado simulation SIGNAL yq327115059 2019-6-18 07:48 2 1940
[verilog] 用uart串口发送16位数据总是不对，调了一天了，求大佬帮助串口发送 UART ge zaryleik 2019-6-17 22:38 2 1652
[verilog] 谁能帮忙设计基于K7 fpga的 FPGA 开发板 FPGA PGA 开发板 ipex 2019-6-5 10:41 7 1730
[verilog] 大神们，请问有关于超声全聚焦算法的Verilog的程序吗？我想参考一下。 verilog 超声 FPGA qqqpppzzz 2019-5-30 09:48 0 789
[verilog] Verilog-DS18B20-串口输出温度值串口输出温度 verilog 湖南飞哥 2019-5-15 10:46 1 2450
[verilog] 设计一个基于数据帧的异步fifo存储器 FIFO 存储器异步猪脚猪脚 2019-5-11 15:43 0 728
[verilog] 有偿请教verilog 就是一些顶层模块例化问题，我不会连接 verilog NEC TE 老吴EST 2019-4-27 10:50 0 888
[verilog] 求大神解释一下SPI代码，有几点不太清楚，感谢！代码 control jane4243 2019-3-14 13:43 10 1778 3
[verilog] 有关CRC校验的问题 verilo verilog程序幽白 2019-3-13 22:56 4 1074
[verilog] 求助一下，k聚类算法聚类算法的说法地方 2019-2-4 12:03 4 1217
[verilog] 新手求助，8位二进制累加器二进制代码 AC Silence` 2018-12-11 18:43 0 1059
[verilog] DDR3功能仿真初始化失败 DDR3 功能仿真信号 simonjason 2018-11-28 15:09 4 4055
[verilog] 对分频器ip核的不理解 ip核分频器 verilog 呱呱年 2018-10-29 12:50 4 2001
[verilog] signaltap II综合assign语句的问题 SignalTAP API pi 平漂流 2018-8-13 23:22 3 1256
[verilog] 各位大神有使用verilog实现RS485总线通信或者hub集线器的么，相关的资料也可~ verilog 总线通信 RS485总线诺坎普奇迹 2018-8-9 11:48 4 2651
[verilog] 初学者请大家帮忙看看这段代码到底错在哪儿了？找了一..... 代码 AC 信号 denglihai 2018-8-8 16:20 0 943 1
[verilog] 有偿求帮忙调试一个后仿调试 verilog 仿真 tiqiunanhai 2018-8-5 21:14 7 1565
[verilog] 请教一下Verilog数据处理问题 verilog 数据处理 zynq7000 ruiyang89 2018-7-28 19:06 1 1319
[verilog] ADC数字校准中，在testbench可以用小数分数的形式用于计算？ ADC testbench vi muxiaona 2018-7-28 08:05 0 1498
[verilog] 一个初学者简单的语句 XDATA ssssoner 2018-7-27 08:44 2 1190
[verilog] 直播写一个RISC-V IMC的CPU RISC-V hb rgwan 2018-7-23 14:56 9 9229 1
[verilog] 求助高手帮看看CPLD做SPI从的程序 ST hnsyrhw 2018-5-29 17:11 0 2259
[verilog] verilog是不是没有浮点型数据 verilog verilo Cjy_JDxy 2018-5-26 16:00 3 1367
[verilog] 总线式读写问题，求帮助？？？总线读写 ADDR meng219902 2018-5-24 11:20 10 2066
[verilog] 求助一个Verilog例化的问题 verilog shift Input dobypig 2018-5-16 17:08 3 2188
[verilog] 求各位帮忙看下哪里有问题 ST Wire se 啦啦啦学习 2018-2-28 11:51 2 2320
[verilog] 如何实现上下管pwm互锁？？？ PWM mb code hmf1235789 2018-2-24 11:02 9 2926
[verilog] 各位大神请帮忙 UART 端口 BigCLoveTu 2018-1-2 09:09 1 823
[verilog] 语法错误A begin/end block was found with an empty body. AN ck ge eko 2017-12-17 11:28 2 5360
[verilog] Verilog串口通信问题串口通信 verilog RS 892953881 2017-12-17 11:24 6 2113
[verilog] 请教Verilog中case书写用法 verilog verilo se s_h_q 2017-12-17 11:19 2 2168
[verilog] 同段代码在 test bench和在工程模块中结果不一样代码 TEST edge pingis58 2017-12-17 11:17 2 1382
[verilog] 哪位大神帮忙看一下Verilog程序，是哪里的问题 verilog程序 TE ST Ericsson11 2017-12-17 11:11 6 1601
[verilog] 初学Verilog，出现的错误解决不了，求帮忙 verilog TI se 夏天的微笑 2017-12-17 11:09 5 9898
[verilog] 刚学Verilog，编了下面的程序，仿真时运行出不来结果 verilog 仿真 verilo JasonnLee 2017-12-17 11:07 1 1583
[verilog] verilog 写的串口在一个状态机里面，有一个寄存器无法执... verilog 串口 ok407371195 2017-12-10 22:35 14 2514
[verilog] testbench的设置问题 testbench Input 端口 wyp1998911 2017-12-10 21:53 4 1358
[verilog] 请问一下关于verilog赋值出现问题 verilog VGA Output 高银酸 2017-11-12 16:27 0 910
[verilog] 基于DS18B20的温度值的十进制转换 DS18B20 十进制进制转换 BigTree2017 2017-11-6 14:58 1 2612
[verilog] 新手求解释UART通信 UART 通信 UART通信白胡子 2017-10-9 13:42 7 1263