FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 2|主题: 14266|帖子: 104572 收藏 (180)

1 ... 146 147 148 149150151 152 153 ... 357 / 357 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[FPGA] 谁能说说xilinx 7系列的FPGAXADC模块有啥用，怎么用 FPGA XILINX ADC模块 tianyakeliu6 2013-11-17 17:43 0 1657
[FPGA] FLASH的manufacturer code不正确 code flash manufacture chenqizhou8 2013-11-17 15:26 0 1424
差分时钟如何引入FPGA FPGA 时钟 Input JokerLone 2013-11-17 11:02 4 2081
[FPGA] 迷茫，硬件or 软件硬件软件若何 2013-11-16 20:43 4 1475
[FPGA] 本科生找FPGA的工作难吗，要学到什么程度才可以， FPGA PGA 若何 2013-11-15 17:53 4 2075
[FPGA] 菜鸟来这里提个问题。。求大家指点。。。 FPGA PGA 软件 yiya1989 2013-11-15 17:00 8 1401
[matlab] GSM告诉你ISE ModelSim Synplify Matlab兼容版本 ...2 3 4 GSM matlab modelsim GoldSunMonkey 2013-11-15 14:23 63 14146
[FPGA] 视频跟踪/目标取差演示系统-基于FPGA实现 FPGA实现视频跟踪串口 shkslc2 2013-11-15 10:18 14 2032
应猴哥要求，隆重上传时序设计软件Timing Designer! designer Timing 软件 shell.albert 2013-11-15 09:50 17 4591
求下面一个简单的三极管电路图问题三极管电路电路图 tianyakeliu6 2013-11-14 22:43 3 1426
[FPGA] 拜拜FPGA! FPGA verilo verilog cuianbin 2013-11-14 15:01 12 2512
[FPGA] 西安外包FPGA项目 FPGA PGA ARM dyqiao 2013-11-14 09:34 0 1537
DDR2 控制器初始化失败，calib_done一直为低 ...2 3 控制器 DDR 时钟 weiwenty 2013-11-14 09:33 43 15092
[verilog] 谢谢 brucechen2012 2013-11-13 23:16 5 2374
请教 xilinx的时序报告中的这段话是什么意思 XILINX 时序 hz ldx521 2013-11-13 21:20 5 1750
怎么用virtex7产生的一个ip核控制2个ddr3 ip核控制 DDR3 tianyakeliu6 2013-11-13 20:32 0 1218
[FPGA] 调用ISE里面的IP核，如何确定是硬核还是软核 ip核软核 se 52228254 2013-11-13 19:03 2 3216
[FPGA] Spartan 6芯片里面是否要烧程序？ spartan 芯片 flash surv_01 2013-11-13 19:00 4 1364
基于赛灵思XC5VSX95T 的6U CPCI软件无线电通信处理解决方案软件无线电赛灵思 feihong777 2013-11-13 11:39 5 2148
7系列GTX 40G10G动态切换流程 AC des serdes GoldSunMonkey 2013-11-12 20:16 9 2331
FPGA精华资料下载 FPGA TE altera lmxstar 2013-11-12 16:04 12 4343
[FPGA] 综合后FPGA占用DSP48资源较实际的要多 DSP FPGA ip核 wwj1020 2013-11-11 20:31 0 1507
FPGA常数表是存在哪里呢 FPGA Actel flash supers001 2013-11-11 19:45 3 1843
在FPGA上如何实现排序算法 FPGA PGA zhulin 2013-11-11 16:54 1 1862
[FPGA] chipscope只能显示标号？ ChipScope 信号 machairodus 2013-11-11 11:35 10 1980
求助，信号噪声信号噪声 AD sulianghe 2013-11-11 10:56 1 1325
[FPGA] 有熟悉Altera的进来指点下 altera ip AC jingyuxiong 2013-11-10 20:18 2 1592
[FPGA] syplify综合 UART 时序炸凉 2013-11-10 17:38 1 1275
A3P060做两个16位的乘法都做不了吗 FPGA PGA 编译 supers001 2013-11-10 17:07 1 1360
一个Verilog新手问题 verilog edge POS supers001 2013-11-10 16:13 7 1582
[CPLD] xilinx的千兆以太网IP核是免费的吗？ ...2 ip核 XILINX 以太网 zhhtqb2b 2013-11-9 13:21 28 13961
[VHDL] 关于布局时出现的一个警告 ...2 ST dc AI tmkdfan 2013-11-9 12:37 31 5461
[VHDL] 菜鸟就是菜鸟，连ISE测试文件都没搞好 ...2 se ST ni crjab 2013-11-8 21:58 21 4715
[VHDL] cpld写lcd的时序，第一次写vhdl，大家帮忙看看有问题没 LCD VHDL zhubright 2013-11-8 21:50 6 2012
[VHDL] 求助：结构体中使用signal和variable最后综合有什么区别呢 SIGNAL BLE Variable nm2012 2013-11-8 21:39 2 2139
[FPGA] 存储问题存储程序胡蒙云 2013-11-8 21:14 10 1926
[FPGA] 延时 HDL VHDL 函数胡蒙云 2013-11-8 21:10 5 2403
一个牛人对FPGA的理解－－太可怕了！ ...2 FPGA 存储器晶体 wmsk 2013-11-8 20:32 30 9791
用ISE自带仿真软件对于fpga代码数据仿真问题仿真软件 se FPGA代码 wdd765683369 2013-11-8 17:55 1 1754
[FPGA] FPGA的DDR模块接口连接DDR3时需要上拉电阻吗？ FPGA 接口 sylarback 2013-11-8 17:27 6 5378