FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 6|主题: 14089|帖子: 104055 收藏 (178)

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[VHDL] ise14.1无法产生bit文件 se Gen program admiration123 2015-10-28 08:51 3 747
[VHDL] 举例说明VHDL中关于变量和信号的赋值、if语句的描述方法信号 VHDL 电路 mhanchen 2015-9-25 09:16 14 5023
[VHDL] 猴哥！申请的Viterbi decoder V7.0 IP核总是输出为0，困扰很久了 decoder ip核 Viterbi zhhtqb2b 2015-9-17 15:54 2 1683
[VHDL] sd卡读写数据部分丢失 SD卡读写 PGA FPGA crizy0703 2015-9-11 21:43 6 2520
[VHDL] 小弟写的程序，求大神看一下 ic ST 2268380631 2015-8-25 17:13 0 837
[VHDL] VHDL编译时出现问题，求大神解读 VHDL 编译 ST awinnie 2015-7-15 16:10 4 1485
[VHDL] 求助~~FPGA如何实现对cameralink数据传输的控制控制 FPGA CameraLink lingxizhiwu 2015-7-5 21:51 8 3635
[VHDL] VHDL的process语句 PROCESS VHDL Architecture 1037886749 2015-6-8 08:54 1 866
[VHDL] 错误看不懂 CAN AN ce 阿木木啊 2015-5-19 22:21 1 490
[VHDL] DCM 与 PLL 的区别 DCM PLL 时钟端坐霜天 2015-4-1 15:43 10 9322
[VHDL] VHDL脉冲丢失脉冲 VHDL se cdcc0606 2015-1-26 17:03 0 864
[VHDL] 基于xilinx6的fir低通滤波器的代码，有人可以帮我看看是否ok XILINX 代码 FIR低通滤波器 jahveh123 2014-12-11 11:36 4 1087
[VHDL] Virtex-5 LX110T 新手快速入门EDK实验 ...2 Virtex-5 快速入门 se SuperX-man 2014-11-20 09:38 32 5733
[VHDL] 谁有<CPLDFPGA常用模块与综合系统设计实例精讲>的程序光盘光盘系统设计 zslw 2014-10-30 17:14 0 719
[VHDL] 关于FPGA开发的问题1 FPGA开发 CD LCD wangxd5429 2014-10-24 20:34 3 778
[VHDL] Quartus Ⅱ VHDL 仿真问题 VHDL 仿真蔚蓝柳叶 2014-10-14 16:46 6 1315
[VHDL] xilinx ML507开发板的原理图 ...2 XILINX 原理图开发板 dianzixinxi 2014-9-4 23:10 20 5647
[VHDL] 有关分频器的问题，同样的程序却是异样的结果分频器 TE IDE jie1095 2014-6-21 15:06 6 1349
[VHDL] 初学者对一段程序的疑问，请大家帮忙讲解。 AI se zhangwenxinzck 2014-6-2 16:55 5 1270
[VHDL] 请教一个奇怪的问题 ic ST mumukeai 2014-5-29 16:31 8 1233
[VHDL] FPGA和VHDL的先后 FPGA VHDL 工程师 tjcdhk 2014-4-18 16:07 9 1579
[VHDL] 关于求助贴的一些建议。。交流解决方法膜拜 EDAbuffalo 2014-4-18 16:04 2 1049
[VHDL] ise13.4只能进行功能仿真么？功能仿真 se XILINX machairodus 2014-3-12 23:50 3 1081
[VHDL] 关于fpga里面的ram读写 FPGA PGA 痴小吃 2014-3-6 14:20 3 1503
[VHDL] 请教Kintex7上DDR2接口和Spartan6实现的区别 ddr2接口 kintex7 spartan6 gnr_zhao 2013-12-20 10:01 3 1590
[VHDL] Xilinx RapidIO IP核不能生成bit文件求大神指教 XILINX ip核 RapidIO moyichen123 2013-12-10 19:48 9 3857
[VHDL] 用conv_integer转换后位宽的问题 integer ic sxtz531 2013-12-2 16:48 2 2693
[VHDL] 关于布局时出现的一个警告 ...2 ST dc AI tmkdfan 2013-11-9 12:37 31 3607
[VHDL] 菜鸟就是菜鸟，连ISE测试文件都没搞好 ...2 se ST ni crjab 2013-11-8 21:58 21 3715
[VHDL] cpld写lcd的时序，第一次写vhdl，大家帮忙看看有问题没 LCD VHDL zhubright 2013-11-8 21:50 6 1439
[VHDL] 求助：结构体中使用signal和variable最后综合有什么区别呢 SIGNAL BLE Variable nm2012 2013-11-8 21:39 2 1264
[VHDL] 【求助】一个ppm编码器，老是仿真不对 PPM 仿真编码器 nm2012 2013-11-2 23:11 0 1190
[VHDL] 跪求大牛帮忙，晚上12点就deadline了。。。 AD ST nm2012 2013-10-17 17:58 7 1817
[VHDL] 求助：关于modelsim下仿真出错 modelsim 仿真 ST nm2012 2013-10-17 08:48 2 1111
[VHDL] 用Virtex5控制NANDFlash芯片出现的问题：R/B信号一直无变化 Flash芯片控制信号 Mike203 2013-9-24 14:37 5 1826
[VHDL] FPGA设计中毛刺产生原因及消除 FPGA设计信号电路 gygp 2013-9-23 13:31 17 2131
[VHDL] 端口映射的问题端口映射 ST ic damoyeren 2013-8-9 15:23 9 1285
[VHDL] 基于FPGA的UART控制器的实现 UART FPGA 控制器 gaochy1126 2013-8-9 14:25 7 1576
[VHDL] spartan 6和virtex5 的的bufio 问题 spartan virtex IO 钻研的鱼 2013-8-3 11:27 14 5534
[VHDL] 关于位数据的写法 HDL VHDL hd 醉小清风 2013-7-31 00:02 2 1129