EDA 技术

今日: 0|主题: 7696|帖子: 42847 收藏 (43)

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[Verilog HDL] VERILOG 除法器 verilo verilog 除法器 gaochy1126 2023-5-29 14:40 0 9540
[Verilog HDL] VERILOG基础知识 verilo verilog 基础知识 gaochy1126 2023-5-29 14:38 3 9083
[Verilog HDL] verilog的signed类型有哪些? verilo verilog gaochy1126 2023-5-29 14:35 1 8211
[Verilog HDL] VERILOG 可综合和不可综合的理解 verilo verilog gaochy1126 2023-5-29 14:32 0 8587
[Verilog HDL] 关于wire使用的一些小知识 Wire gaochy1126 2023-3-18 12:59 0 8350
[Verilog HDL] Verilog中wire与reg类型学习 Wire verilo verilog gaochy1126 2023-3-18 12:56 0 8462
[Verilog HDL] Verilog基本语法之wire和reg Wire verilo verilog gaochy1126 2023-3-18 12:55 0 8517
[Verilog HDL] 毛刺滤除的代码应该如何写如图时钟信号 gaochy1126 2023-2-28 22:19 24 3887
[Verilog HDL] 组合逻辑电路毛刺产生原因及防止办法输出信号 gaochy1126 2023-2-28 22:17 24 3809
[Verilog HDL] Verilog中reg和wire的区别总结设计输入输出模块 gaochy1126 2023-2-28 22:15 24 3465
[Verilog HDL] Verilog中begin...end和fork....join的区别和用法 TEST Wire Input gaochy1126 2023-2-28 22:13 24 4024
[Verilog HDL] Verilog自学时序触发器 AC gaochy1126 2023-2-18 15:50 0 2862
[Verilog HDL] 关于Verilog中begin···end语句执行顺序时序逻辑时序阻塞赋值 gaochy1126 2023-2-18 15:45 0 2608
[Verilog HDL] verilog去除毛刺的方法 ST 硬件信号 gaochy1126 2023-2-18 15:39 0 2540
[Verilog HDL] verilog中的毛刺产生 se ST GS gaochy1126 2023-2-18 14:55 0 2579
[Verilog HDL] Verilog中毛刺问题时钟电平 gaochy1126 2023-2-18 14:45 0 2626
[Verilog HDL] 零基础学习Verilog verilo verilog gaochy1126 2023-1-31 22:04 26 3244
[Verilog HDL] Verilog中的initial块 TI initial ni gaochy1126 2023-1-31 21:51 0 2651
[Verilog HDL] verilog for循环的使用 FOR FOR循环 verilo gaochy1126 2023-1-31 21:50 0 2719
[Verilog HDL] verilog写的LCD1602 显示 CD LCD LCD1602 gaochy1126 2023-1-31 21:48 0 2573
[Verilog HDL] SPI总线的verilog实现 SPI总线 pi gaochy1126 2023-1-31 21:46 0 2731
[Verilog HDL] IIC的Verilog实现 ic iic verilo gaochy1126 2023-1-31 21:46 0 1508
[Verilog HDL] Verilog 仿真激励 verilo verilog 仿真 gaochy1126 2023-1-31 21:22 3 1422
[Verilog HDL] Verilog 竞争与冒险 verilo verilog gaochy1126 2023-1-31 21:18 7 1729
[Verilog HDL] Verilog 流水线 verilo verilog gaochy1126 2023-1-31 21:14 3 1432
[Verilog HDL] Verilog入门教材推荐 verilo verilog gaochy1126 2023-1-31 21:12 0 1552
[Verilog HDL] Verilog HDL和VHDL的区别 HDL VHDL hd gaochy1126 2023-1-31 21:03 0 1873
[Verilog HDL] 例说Verilog和VHDL的区别，助你选择适合自己的硬件描述语言 HDL VHDL hd gaochy1126 2023-1-31 21:02 7 1937
[Verilog HDL] VERILOG分配语句 verilo verilog gaochy1126 2022-12-29 22:01 0 1436
[Verilog HDL] 2-4线译码器译码译码器 gaochy1126 2022-12-29 21:59 0 1594
[Verilog HDL] 3-8线译码器译码译码器 gaochy1126 2022-12-29 21:58 1 1662
[Verilog HDL] 四选一多路选择器多路选择器 gaochy1126 2022-12-29 21:57 1 1649
[Verilog HDL] SR触发器触发触发器 gaochy1126 2022-12-29 21:56 0 1537
[Verilog HDL] VHDL入门·解惑·经典实例·经验总结 ...2 VHDL 电路参考设计 gaochy1126 2022-9-14 16:57 40 4087
[Verilog HDL] Verilog 中 task的使用方法 verilo gaochy1126 2022-8-30 21:46 0 2362
[Verilog HDL] Verilog 循环语句 verilo gaochy1126 2022-8-30 21:45 0 2268
[Verilog HDL] verilog的testbench ST TE TEST gaochy1126 2022-8-30 21:45 0 2492
[Verilog HDL] Verilog知识大全 verilo gaochy1126 2022-8-8 14:59 15 3009
[Verilog HDL] Verilog语法 verilo gaochy1126 2022-7-31 21:30 5 2897
[Verilog HDL] Verilog HDL \| 简介与基本语法 hd verilo gaochy1126 2022-7-31 21:20 5 2716