FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 2|主题: 14093|帖子: 104066 收藏 (178)

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[verilog] 编译是出现的问题？编译 verilog verilo 魔人布欧 2016-3-29 19:24 6 1083
[verilog] 各位好友大神帮忙写一写，谢谢。 C语言 verilog Verilog语言魔人布欧 2016-3-28 16:11 4 539
[verilog] 错误怎么找啊？ ge ST RS 魔人布欧 2016-3-22 20:21 5 1538
[verilog] 怎么在CLK下将多个周期内的脉冲边沿分别提取出来？如下图脉冲 AC 尔子非鱼 2016-1-5 22:09 6 937
[verilog] verilog学习 verilog verilo mdykj33 2015-12-4 09:13 9 1171
[verilog] 两种写发，感觉应该更稳定，却出现了问题 Wire edge ni z894811350 2015-12-2 16:42 7 835
[verilog] 如何有效的进行多位数据的并行转串行操作 FIFO 可木 2015-12-2 12:28 6 2767
[verilog] verilog学习小结之（一）移位操作移位 verilog FOR chinahmk 2015-11-26 20:20 0 4037
[verilog] 有谁知道这个怎么改写。 short TI C语言魔人布欧 2015-11-22 10:06 2 954
[verilog] Verilog 代码，问题出在哪，小白求助，在线等 verilog 代码 AD zhaironghui 2015-11-11 21:36 6 989
[verilog] 请教高手，这样的同步该如何写 ge edge os hanlin382 2015-10-29 11:17 1 571
[verilog] 熟悉ADS8364/65这款芯片的看过来 ADS8364 芯片 LINES 南极的问候 2015-10-12 20:38 0 680
[verilog] 能否用VERILOG写TB去测试VHDL的代码？ verilog VHDL 代码 zjjxt 2015-10-10 22:00 4 966
[verilog] EPM570上实现的并行总线数据收发，遇到的奇怪问题，求助！数据收发 EPM570 总线 circle900617 2015-9-30 11:59 5 952
[verilog] 求大神指点一下 TE parameter xianrentiao2015 2015-8-31 11:17 3 597
[verilog] 【快乐分享】+Verilog之从流水灯学起 verilog 流水灯 ST wsdymg 2015-8-12 15:46 13 3511
[verilog] 关于MBI5153的问题 mb verilog 时序 yaorh 2015-7-3 12:24 1 2452
[verilog] verilog有格式化工具吗 verilog 代码 C语言 huangxz 2015-6-11 14:10 2 2859
[verilog] 48位的数比较大小如何优化代码 ST ck pingis58 2015-6-11 08:55 6 1162
[verilog] (新手求教)我写了一个电子时钟求大神点评电子时钟 ck ge qinlu123 2015-6-2 12:08 0 534
[verilog] 怎样将模拟信号解调成数字信号，用VerilogHDL实现 VerilogHDL 数字信号模拟信号 ljss1104 2015-5-29 10:08 3 1119
[verilog] 请教：actel fpga 如何 Actel FPGA 时钟 502593045 2015-5-11 19:47 4 1774
[verilog] 如何让Xilinx中的isim读txt文件？ SIM XILINX ADM 3008202060 2015-3-29 16:53 0 699
[verilog] 2fsk信号发生器课题怎么做？ FSK 信号发生器 FPGA 西科小凡 2015-3-11 20:13 2 729
[verilog] ZEDBOARD 入门 board zedboard AC gaochy1126 2015-1-4 09:07 9 1611
[verilog] 普通I/O输入时钟使用DCM I/O DCM 时钟 bitshiyan 2014-12-18 14:35 3 810
[verilog] 求指点：case语言分支项过多如何简化 se 502593045 2014-12-12 10:10 4 1170
[verilog] 视频图像处理视频图像处理 Camera npu bitshiyan 2014-11-29 21:33 3 1208
[verilog] 7系列FPGA白皮书下载 FPGA PGA AC yun888 2014-11-3 21:58 3 1708
[verilog] 赛灵思7系列FPGA 产品列表 FPGA PGA 赛灵思 yun888 2014-10-30 16:47 4 1413
[verilog] 当周期信号上升沿来时，如何用时钟对其进行计数信号时钟 POS xaorry 2014-10-11 23:42 6 1196
[verilog] 请教双向端口顶层与底层连接的逻辑设计逻辑设计双向端口 os 502593045 2014-9-18 23:14 2 929
[verilog] 在读写ddr2的时候，DQS信号怎么用，可不可以不用 DDR 信号读写天河系的星星 2014-9-18 23:03 4 2057
[verilog] 基于FPGA的示波器图文显示系统的设计方案示波器 FPGA 显示系统 lzmm 2014-9-12 11:46 4 1844
[verilog] 我与赛灵思的2012+菜鸟也分享赛灵思 ST ic gygp 2014-9-12 11:44 18 2184
[verilog] 基于FPGA实现的可复用通信接口设计通信接口接口设计 FPGA实现 kkzz 2014-9-12 11:43 4 1942
[verilog] 自定义ram问题 FPGA contro sen19890606 2014-9-12 11:24 5 3251
[verilog] 帮忙看看，新手 AD npu Input xmuhwei 2014-9-10 17:57 2 831
[verilog] always中的if语句判断出问题 TE 代码 Detect michealw 2014-9-3 12:06 6 1729
[verilog] 请帮忙看下 se dc gogosese 2014-9-1 11:24 3 917