FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 9|主题: 14092|帖子: 104064 收藏 (178)

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[matlab] xilinx中是不是没有用于位同步的数字锁相环IP核 ip核 XILINX izefei 2011-9-5 22:16 11 2789
[matlab] verilog 献给初学者 verilog verilo hjjnet 2011-9-4 22:04 8 1350
[matlab] map -timing这个选项对应着ISE13.2种哪个东东? se Timing AN AutoESL 2011-9-1 13:45 2 1409
[matlab] 那位能给发个xilinx自带的IP核的用户手册 ip核 XILINX COM kangwuwei 2011-9-1 08:37 14 2209
[matlab] 宽带爆炸离不开赛灵思28Gbps收发器赛灵思收发器 twhd888 2011-8-31 13:47 0 1165
[matlab] 赛灵思ISE13设计套件问世啦！ se 赛灵思 ip 尔不知11 2011-8-31 13:34 0 1054
[matlab] sysgen点generation长时间完不成 generation MATLA ni guo253 2011-8-30 21:24 3 1260
[matlab] 版主们请帮忙：如何解读xst综合报告 ST dc AC edacsoft 2011-8-30 21:19 7 2114
[matlab] DDR的读写函数！函数读写 DDR 274643473 2011-8-29 06:50 7 2186
[matlab] ISE EDK 编译的怪问题！（经过一天奋战，终于解决...） ...2 se 编译 RS avonhu 2011-8-26 21:33 31 12155
[matlab] Essential FIR filter implementation in Xilinx FPGAs FIR XILINX Implementation AutoESL 2011-8-26 15:50 2 1566
[matlab] 关于状态机的输出管脚 mobaimo 2011-8-24 21:28 5 1457
[matlab] microblaze中串口XUARTLITE设置，求大侠帮忙！ RTL 串口 izefei 2011-8-22 17:47 9 4083
[matlab] logic delay 和 route delay占的比率问题 route OTA AutoESL 2011-8-22 17:31 7 2360
[matlab] ISE11.1生成.bit文件的路径如何设置？ se 电脑 jiyiche 2011-8-20 23:19 3 2889
[matlab] ISE 的MAP的选项starting placer cost table有什么用 ACER starting table wahahaabc 2011-8-17 13:24 9 7443
[matlab] DSP48E把一些寄存器吸收到内部对timing的影响? Timing DSP AutoESL 2011-8-12 16:13 5 1758
[matlab] 如何将自己写的VHDL/verilog模块封装成IP核? ip核 verilog heitai 2011-8-10 17:43 4 2608
[matlab] 用virtex4DCM时出现的倍频问题，怎么办啊？ DCM Virtex4 倍频枯木雨生花 2011-8-8 21:36 5 1673
[matlab] planahead与ISE是什么关系？(zz) PlanAhead se AutoESL 2011-8-7 18:47 0 2068
[matlab] 不知道怎么在xilinx 的ISE中挂工艺库？ XILINX se 电路枯木雨生花 2011-8-5 09:36 2 1503
[matlab] verilog的许多项目源代码 verilog 代码源代码 amini 2011-8-4 15:23 19 2595
[matlab] 请教ISE综合时序不满足时的报告解读 se 时序 tc AutoESL 2011-8-3 10:12 6 6550
[matlab] PACE中的怪异问题ERROR:HDLParsers:3562 AC ce dlp 墨攻1991 2011-7-29 20:44 7 3497
[matlab] 本人想请教一下ipcore使用中的问题？ IPCore 源文件 se 叶繁终唯枯 2011-7-29 17:38 1 1518
[matlab] 用了两天ISE 13.1 感觉不太爽 se Gen wahahaabc 2011-7-22 22:19 19 4543
[matlab] ISE11.3 'define 问题 se define inter jiyiche 2011-7-14 21:40 14 2647
[matlab] 软件仿真VHDL语言的一个问题软件仿真 vhdl语言 TE amini 2011-7-9 16:46 9 2556
[matlab] 大家遇到过这样的问题吗?(zz) ...2 Chip ChipScope Scope AutoESL 2011-7-7 21:52 20 3133
[matlab] [知识] FPGA实现计数器功能最高的频率可以达到多少计数器 FPGA实现器件 wangjun88 2011-6-28 09:03 7 3034
[matlab] [知识] wire,和register赋值的区别 register Wire initial jie4567 2011-6-27 11:08 7 3033
[matlab] xilinx offset in 问题（zz） XILINX TI AutoESL 2011-6-27 10:11 6 2328
[matlab] [知识] 用modlesim仿真时怎么调用Quartus里的库 modlesim 仿真 jie4567 2011-6-27 10:08 6 1903
[matlab] VHDL数组问题 VHDL ST RS x_tin 2011-6-26 22:40 2 2521
[matlab] [知识] 自己写的FIFO或RAM是不是只会在fpga的le上实现 FIFO FPGA wangjun88 2011-6-26 22:40 2 1568
[matlab] Xilinx 常见问题及答案 XILINX AC wangjun88 2011-6-25 23:59 8 1706
[matlab] ISE如何将全局时钟约束到普通管脚上 se 管脚时钟 LIU_XF 2011-6-25 23:22 5 11089
[matlab] 7.1问题求助编译 se CD fpga_play 2011-6-25 10:17 6 1313
[matlab] 请问microblaze_v7_10_d not found错误怎么解决 MICROBLAZE App ce hgfangel 2011-6-23 19:54 3 2526
[matlab] 同一个BANK,LVDS和其他IO共存 LVDS IO AN hjjnet 2011-6-22 22:31 13 3174